[发明专利]LDPC编码方法和装置

说明书

本申请是申请日为2005年7月20日、申请号为200580031594.1、名称为“LDPC编码方法和装置”的中国专利申请的分案申请。

技术领域

本发明涉及为了利于错误检测和/或纠正的目的，用于编码数据的方法和装置，例如，通过使用诸如低密度奇偶校验(LDPC)码的奇偶校验码。

背景技术

在通信和数据存储系统中，纠错码是普遍存在的。通过在数据流中引入冗余，纠错码补偿在这些系统中信息传递的固有不可靠性。近来在已知为低密度奇偶校验(LDPC)码的码类中产生了相当大的兴趣。可证明LDPC码是好码。在各种信道上，已经证实LDPC码真正接近于信道容量-由克劳德.香农创建的传输上限。

通常由称作Tanner图的二分图来表示LDPC码，其中，一组节点，即变量节点，对应于码字的比特，并且另一组节点，即约束节点，有时也称为校验节点，对应于一组用于定义码的奇偶校验约束。图中的边将变量节点连接到约束节点。如果变量节点与约束节点由图中的边连接，那么它们被称作邻居。

当且仅当对于每个约束节点，与约束(经由与这些比特相关联的变量节点)相邻的比特的模二和为零时，即，它们包括偶数个一时，那么与变量节点一一相关联的比特序列是码的码字。

图1示出了示例性二分图100，其确定示例性的长为十以及二分之一速率的(3，6)规则LDPC码。长度十表明存在十个变量节点V₁-V₁₀，每个由码字X₁-X₁₀的一个比特标识。在图1中，通过参考数字102标识该组变量节点V₁-V₁₀。二分之一速率表明存在变量节点一半的校验节点，例如，存在通过参考数字106标识的五个校验节点C₁-C₅。二分之一速率进一步表明五个约束是线性独立的。示例性二分图100包括边104，其中，示例性(3，6)规则LDPC码具有连接到每个变量节点的3条边和连接到每个约束节点的6条边以及任意两个节点之间的最多一条边。

尽管图1说明了与长为10的码相关联的图，但是能理解，表示长为1000的码字的图将复杂100倍。

LDPC码Tanner图表示的替代是诸如图2的图200中示出的奇偶校验矩阵表示。在这种码表示中，通常称为奇偶校验矩阵的矩阵H 202包括相应的边连接、变量节点以及约束节点信息。在矩阵H 202中，每列对应于变量节点之一，而每行对应于约束节点之一。因为在示例性码中存在10个变量节点和5个约束节点，因此矩阵H 202包括10列及5行。如果在图中出现边，即，如果两个节点是邻居，那么将对应于特定变量节点和特定约束节点的矩阵202中的项设置为1，否则，设置为0。例如，因为由边将变量节点V₁连到约束节点C₁，因此，将一设置在矩阵202的最左上角。然而，变量节点V₅没有连到约束节点C₁，因此将0设置在矩阵202的第一行的第五个位置，这表明没有连接对应的可变及约束节点。我们说，如果H 202的行在GF[2]上是线性独立的向量，那么约束是线性独立的，其中GF[2]是二进制伽罗瓦域。

在矩阵表示的情况下，将被发送的码字X能表示为向量204，向量204包括将被处理的码字的比特X₁-X_n。当且仅当矩阵202与矩阵204的乘积等于零时，即：HX＝0，比特序列X₁-X_n是一个码字。

编码LDPC码指的是从一组信息比特中产生码字的过程。通过预处理LDPC图表示或矩阵表示，在实际编码前能确定对应于信息比特的一组变量节点。

为了建立通用LDPC码的编码器，第一步是要找到H的行和列的置换(permutation)，因此，相当于重排序，我们能把m×n矩阵H划分成如下的子矩阵