[发明专利]微处理器以及相关指令执行方法

权利要求书

1.一种微处理器，包括：

多个执行单元，用以接收多个指令以及上述指令中的指令操作数并用以执行上述指令；以及

一指令调度器，用以发送上述指令至上述执行单元并且用以选择上述指令操作数的来源；

其中上述执行单元的其中至少一者用以：

检测出上述指令的其中一者的上述操作数中的一操作数为一非正规操作数；

相应于检测出上述非正规操作数，产生一指示，上述指示表示上述指令需要被重新执行；以及

相应于检测出上述非正规操作数，提供上述非正规操作数至上述指令调度器；

其中上述指令调度器用以：

相应于上述指示，将上述非正规操作数正规化；以及

当上述指令被重新执行时，提供上述已正规化操作数至上述执行单元。

2.根据权利要求1所述的微处理器，其中若于上述指令被重新执行时上述指令调度器尚未完成上述正规化上述非正规操作数，上述指令调度器用以在上述指令调度器完成上述正规化上述非正规操作数之前，等待发送上述指令至上述执行单元。

3.根据权利要求1所述的微处理器，还包括：

一重排序缓冲器，耦接至上述执行单元，上述重排序缓冲器包括多个项目，每一上述项目用以储存一指令的执行信息，每一上述项目具有一旗标，用以表示其储存的上述指令是否需要被重新执行；

其中上述重排序缓冲器用以相应于上述执行单元所产生关于上述指令需要被重新执行的上述指示，设定上述指令所对应的上述项目的上述旗标。

4.根据权利要求3所述的微处理器，其中上述重排序缓冲器用以相应于检测到上述指令的项目中的上述旗标被设定时，于上述指令变成上述重排序缓冲器中的最旧指令时重新执行上述指令。

5.根据权利要求3所述的微处理器，其中上述执行单元用以相应于检测出上述非正规操作数，提供上述重排序缓冲器一标记，上述标记用以识别上述重排序缓冲器中的上述指令的项目，其中上述重排序缓冲器用以使用上述标记来设定上述旗标，其中上述指令调度器用以储存上述标记并接着使用储存的上述标记来检测上述指令于何时被重新执行。

6.根据权利要求1所述的微处理器，还包括：

一总线，耦接至上述执行单元；

其中在上述指令的一初始执行期间，该执行单元用以相应于检测出上述非正规操作数，在上述总线上提供上述非正规操作数至上述指令调度器；

其中在上述指令的上述初始执行之后的一执行期间，该执行单元用以利用上述已正规化操作数，在上述总线上提供上述执行单元所产生的上述指令的一结果。

7.根据权利要求1所述的微处理器，其中上述执行单元用以：

检测出上述指令的一第二操作数为一第二非正规操作数；

相应于检测出上述第二非正规操作数，产生一第二指示，表示上述指令需要被重新执行；以及

相应于检测出上述第二非正规操作数，提供上述第二非正规操作数至上述指令调度器；

其中上述指令调度器用以：

相应于上述第二指示，将上述第二非正规操作数正规化；以及

当上述指令被重新执行时，提供已正规化的上述第二操作数至上述执行单元。

8.根据权利要求1所述的微处理器，其中若在上述第一指令的上述重新执行之前，上述指令调度器储存有上述第一指令的上述已正规化操作数且上述执行单元因为一第二指令具有一非正规操作数以及上述第二指令的执行顺序较新于上述第一指令而产生关于一第二指令需要被重新执行的一指示时，上述指令调度器用以放弃上述第一指令的上述已正规化操作数并且开始将上述第二指令的上述非正规操作数正规化。