[发明专利]模拟集成电路版图寄生器件提取系统及方法

说明书

技术领域

本发明涉及模拟集成电路设计领域，尤其涉及集成电路设计优化领域。

背景技术

模拟集成电路是指将电阻、电容和晶体管等组成的模拟电路集成制造在硅片上来处理模拟信号的集成电路。集成电路是由设计者借助于电子设计自动化(EDA，Electronic Design Automation)工具设计出集成电路版图，交付集成电路制造商，通过电路掩膜制备(Mask)、以及对晶片(Wafer)进行氧化、掺杂、光刻等一系列的制作工艺将电路掩膜转移到晶片上，从而实现其电路功能。但是，在集成电路制造过程中，不同的电路掩膜层在某些区域会形成特殊的结构，这种结构在电学上具有类似于电阻、电容或者晶体管的功能，将此种结构叫作寄生器件。对于模拟集成电路，寄生器件对电路性能指标的影响极其严重，诸如电路噪声、信号带宽、电路匹配以及稳定性等电路性能。因此，在将版图交付制造商之前，寻找这些寄生器件，并对版图进行修改、仿真和优化，对于流片(Tape Out)成功是极为重要的。

一般的模拟集成电路设计流程是进行原理图设计，然后提取网表进行仿真；同时手工画出电路版图，进行网表的提取，并与原理图得到的网表进行对照(LVS，一种版图与线路图对比检查工具)。通用的EDA工具可以提取出版图中的一部分寄生器件。但是，对于特殊工艺下的模拟集成电路设计，比如高压高功率的版图设计，由于版图中有的节点电压很高，因此会产生一些特殊的寄生结构，这些结构采用通用的EDA工具是无法提取的，目前这部分工作基本上是依赖于设计者凭借其设计经验，并且花费很大的时间与精力来完成的，尚没有专门的工具来对特殊工艺下的特殊寄生器件进行提取。

发明内容

针对上述问题，本发明提供一种能够有效地提取出不同制造工艺下的寄生器件，并能为设计者进行版图优化提供依据的模拟集成电路版图寄生器件提取系统及方法。

为达到上述目的，本发明所述模拟集成电路版图寄生器件提取系统，包括：

一数据读取模块，读取模拟集成电路版图数据；

一图层定义模块，描述版图中几何层与物理层之间的对应关系；

一寄生器件提取规则模块，用于制定寄生器件的提取规则，生成提取规则执行文件；以及，

一寄生器件提取模块，对接收到的所述数据读取模块输出的数据进行预处理，并基于图层定义模块和寄生器提取规则模块对接收的所述数据进行运算提取，再将提取出的寄生器件标入到上述模拟集成电路版图中，并输出包含寄生器件的模拟集成电路版图。

进一步地，所述寄生器件提取规则模块由常用寄生器件提取规则模块和用户自定义寄生器件提取规则模块构成。

进一步地，所述寄生器件提取模块，包括图形查询模块，图形存储模块，图形预处理模块，提取处理模块，图形布尔运算引擎以及修改输出版图模块；其中，

所述图形查询模块，接收所述数据读取模块输出的数据，并基于该数据查找出版图中用于寄生器件提取运算的图形；

所述图形存储模块，建立内部的数据结构，将所述图形查询模块查找出的图形存储为以逆时针顺序的点序列的多边形；

所述图形预处理模块，基于图形定义模块，将存储于所述图形存储模块中的多边形进行分层，并对每层出现重叠的多边形进行合并，合并后出现多边形一条边包含三个或三个以上端点的进行端点合并；

所述图形布尔运算引擎，对所述多边形进行布尔运算，以获得版图中各多边形之间的几何位置关系；

所述提取处理模块，启动提取规则执行文件及图形布尔运算引擎，对版图中各多边形进行布尔运算，提取出寄生器件，并输出寄生器件提取结果；

所述修改输出版图模块，接收所述提取处理模块输出的寄生器件提取结果，将其标入到所述模拟集成电路版图中，并输出包含寄生器件的模拟集成电路版图。

本发明模拟集成电路版图特殊寄生器件提取方法，具体实现步骤如下：

(1)读入模拟集成电路版图数据；

(2)获取版图中几何层与物理层之间的对应关系；

(3)制定寄生器的提取规则，生成提取规则执行文件；

(4)对步骤(1)读入的数据进行预处理，处理完成后，启动提取规则执行文件及图形布尔运算引擎，提取版图中的寄生器件；

(5)将提取出的寄生器件，标入到模拟集成电路版图中；

(6)输出包含寄生器件的模拟集成电路版图。

进一步地，步骤(2)中所述寄生器的提取规则包括常用寄生器件提取规则和用户自定义寄生器件提取规则。

进一步地，步骤(4)具体实现步骤如下：

4.1查找出版图中用于寄生器件提取运算的图形；