[发明专利]锁相回路启动电路

说明书

技术领域

本发明涉及一种电路，特别是涉及一种使用启动电路的锁相回路电路。

背景技术

锁相回路(PLL)电路广泛用于集成电路(即积体电路)设计，例如，接收器的设计。PLL电路基本上是闭回路频路控制系统，其操作方式是依据在一输入信号和一输出信号之间的相差的相感应侦测。

图1绘示一传统的PLL电路，包含：相位频率侦测器(phase frequencydetector，PFD)20、充电泵(charge pump)22、低通回路过滤器(low-passloop filter)24、电压控制振荡器(voltage-controlled oscillator，VCO)26、回馈(FB)分配器(divider)28、和启动电路(start-up circuit)32。具有一输入频率F_in的输入信号S_in被输入PLL电路，再由PLL电路产生具有一输出频率F-out的输出信号S-out。

图2绘示启动电路32的示意图。启动电路32包含循环计数器34，其计算输入信号S_in的循环和提供一拉升电压给图1的节点36。从输入信号的第一循环开始，闭合图2的转换器38，而供应一电压(VDD)至PMOSs 40，以使分压(例，VDD/2)输出至图1的节点36。这个输出电压标示为VPULL。因此，低通回路过滤器24(它包含电容)被充电，并且因为电容被充电而增加节点36的电压VCOIN。因此，由VCO输出的信号S_vco的频率F_vco随着电压VCOIN增加而增加。

在一特定次数的循环(例如，64次)后，关闭循环计数器34和全部启动电路32。这时，信号S_vco的频率F_vco处于初始频率。应明白，这个初始频率被几种因素影响。例如，对于一50MHz的输入信号而言，启动电路32被开启1.28微秒(microseconds)。然而，当输入信号具有10MHz的频率，启动电路32被开启6.4微秒。这种输入信号的频率上的重大的差异造成PLL电路不同的锁定时间。例如，启动电路32开启的时间可以是1.28微秒或6.4微秒，在这示例中，造成PLL电路不同的锁定时间。

此外，在启动电路32关闭时，信号S_vco的初始频率F_vco可能已经超过规格设定的目标频率。这种高频率是超出规格的，且在减少前不能从PLL电路送出。请参照图1，一门电路(即闸电路)30(例如，一NOR门(即NOR闸))被用来闸控初始频率。在频率减低至一目标频率前，门电路30封锁住由VCO 26产生的信号，使其不会从PLL电路送出。为达成这种功能，门电路30需要以由VCO 26产生的信号来比较具有目标频率的一参考信号。然而，因为在由VCO 26产生的信号和参考信号间的可能相差，门电路30可能输出具有比所要求的来得窄的脉冲的干扰。

传统PLL电路有一额外问题是源于制造工艺、电压和温度(PVT)，尽管有相同的设计，它们导致不同的PLL电路在不同的制造工艺角落上工作，例如，快-快(fast-fast，FF)角落、慢慢(slow-slow，SS)角落等等。甚至对于相同的输入信号，当工作于SS角落的电路初始频率仍充分低于目标操作频率时，在FF角落的电路初始频率可能已经超过目标操作频率。为保证不超过目标操作频率，可调整PLL电路的设计，以使工作于FF角落的电路初始频率亦低于目标操作频率。可惜的是，这亦可能导致工作于SS角落的电路无法开始振荡。

由此可见，上述现有的锁相回路电路在产品结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的锁相回路电路，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的锁相回路电路存在的缺陷，而提供一种新型结构的锁相回路启动电路，所要解决的技术问题是使其能够及时检测出电池等化器是否正常运作，非常适于实用。

本发明的另一目的在于，克服现有的锁相回路电路存在的缺陷，而提供另一种新型结构的锁相回路启动电路，所要解决的技术问题是使其能够及时检测出电池等化器是否正常运作，从而更加适于实用。