[发明专利]皮卫星中央处理器的代码、数据实时纠检错方法及装置

说明书

技术领域

本发明涉及皮卫星星载计算机技术领域，尤其涉及皮卫星星载计算机的代码和数据可靠性改进。

背景技术

空间单粒子效应对星载计算机系统的影响是不可忽视的，即使一个微小的逻辑错误都有可能使星载计算机瘫痪并造成卫星失控。一般情况下可以通过避错设计和容错设计提高计算机系统的可靠性。对于公斤级的皮卫星来说，其特点是重量轻、体积小、成本低、研制周期短。而且航天级电子器件的需求量相对较小，使抗辐射器件的成本很高，价格非常昂贵，在实际开发过程中大量采用市场上容易取得的商业级电子器件。这些器件通常没有经过严格的抗辐射测试，也没有采用完善的抗辐射工艺。因而对于星载计算机可靠性设计主要是通过容错设计实现的。容错设计是利用外加资源的冗余技术屏蔽故障的影响，使局部的故障不会扩散到全局。

现有技术在对程序的实时保护上存在较大的困难。因此，在程序执行过程中出现代码“翻转”的错误是致命的，将引起程序出现跑飞、异常等情况。另一方面，在程序设计上采用各种可靠性方法，如程序路径、关键数据和变量冗余备份等方法仅能对程序少部分的代码和数据进行可靠性处理。因此，如何采用较为简捷方便的方法对代码进行实时的监控和降低程序编写得难度是一个较为迫切的问题。

本发明人的申请号为200910101155.3，名称为“皮卫星基于FPGA的存储模块的容错方法”的专利申请公开了一种皮卫星基于FPGA的存储模块的容错方法，数据总线将需要写入的数据分为高位数据和低位数据两部分，分别传送到两个完全相同的汉明编码模块对高位数据和低位数据处理对应生成冗余数据；将数据和对应的冗余数据分别存入静态存储器中的三个扇区，读数据时将同一静态存储器中不同扇区的数据读出，按位做“三取二”的比较操作，得到读出数据传送至对应的汉明编码模块；两个汉明编码模块分别对数据进行比较和校正后总线输出到中央处理器。该发明方法可以使存储模块做到“纠1检2”，并保证校验码的正确存储，同时很好的适应了其重量轻、体积小、成本低、研制周期短的重要特性，但依然没有解决程序数据实时纠检错的目标。

发明内容

本发明提供一种中央处理器代码纠检错、动态外部程序相结合的方法，对于皮卫星这种超微小型卫星的星载计算机的代码和数据进行了可靠性方面的实时纠检错设计。

一种皮卫星中央处理器的代码、数据实时纠检错方法，包括中央处理器与现场可编程门阵列(FPGA)之间的信号交互以及FPGA对静态存储器的数据读、写操作，所述的静态存储器包括静态存储器SRAM1和临时静态存储器SRAM2；

(1)中央处理器向FPGA要求获取一定长度的代码和数据时，通过向FPGA发送上升沿触发信号，以触发FPGA纠检错功能模块；

(2)FPGA在响应中央处理器的要求，向静态存储器SRAM1进行读操作时：将同一静态存储器中不同扇区的数据读出，按位做“三取二”的比较操作，得到读出的数据、冗余数据k，并将读出的数据、冗余数据k传送至对应的汉明编解码模块；汉明编解码模块分别对数据及该数据对应的冗余数据进行比较并将错误信息反馈给FPGA，利用冗余数据校正对应的数据得到校正后的数据通过总线输出到临时静态存储器SRAM2；

(3)FPGA在完成数据读取并存储到临时静态存储器后，向中央处理器发出中断信号，触发中央处理器的中断处理函数；

(4)中央处理器响应中断信号，并将临时静态存储器中的内容进行处理或者执行，当有数据需要更新，中央处理器向FPGA传递，FPGA对存储器进行写操作时：数据总线根据需要写入的数据位数，将数据传送到汉明编解码模块；汉明编解码模块对数据处理对应生成汉明纠错码所需的冗余数据k，将数据和冗余数据k分别存入静态存储器SRAM1中的不同扇区；

(5)当处理器完成临时静态存储器中代码执行和数据处理后，向FPGA发出下一个取代码和数据信号。

所述的用于代码和数据的静态存储器SRAM1与用于存储临时信息的存储器SRAM2是各自独立的两个静态存储器。

临时静态存储器SRAM2实现对纠错检错后的信息进行临时存储，可采取三模冗余方法也可以直接存储，这根据FPGA资源多少进行合理设计。

本发明还提供了实施上述实时纠检错方法的装置，包括：中央处理器、FPGA和静态存储器；

所述的中央处理器，用于向FPGA要求获取一定长度的代码和数据、响应FPGA的中断信号，并将临时静态存储器中的内容进行处理或者执行；当处理器完成临时静态存储器中代码执行和数据处理后，向FPGA发出下一个取代码和数据信号。