[发明专利]基于CPCI总线的BMCH协议数据收发模块

权利要求书

1.一种基于CPCI总线的BMCH协议数据收发模块，其特征在于：其组成分为两部分——硬件模块和FPGA模块；

其中硬件模块包括：

1)一阻抗控制电路板，包含焊接于此电路板上的电子元器件，具体包括以下五个单元：

①一FPGA单元，其应用FPGA芯片，焊接于所述的阻抗控制电路板的中心位置，用于实现对阻抗控制电路板上其它各组成单元的连接和操控；

②一CPCI总线单元，其应用CPCI总线桥接芯片，用于与FPGA单元配合实现与CPCI总线计算机的数据传输；

③一BMCH协议发送调理单元，采用高性能三极管阵列输出，用于将FPGA单元输出的数据逻辑信号转换为BMCH协议电气信号；

④一BMCH协议接收调理单元，采用高速光耦接收BMCH协议输入电气信号，隔离转换为数据逻辑信号并传输给FPGA单元；

⑤一辅助电路单元，提供电源，并为部分芯片提供配置信息；

2)一SCSI50信号连接插座，焊接于阻抗控制电路板的左侧边缘，用于提供BMCH协议数据总线与外部设备连接的接口；

3)一标准CPCI总线连接器，焊接于阻抗控制电路板的右下方边缘，用于提供CPCI总线与计算机背板之间连接的接口；

4)一标准3U Eurocard板卡前面板，安装于阻抗控制电路板的左侧边缘，用于为其他硬件提供保护，便于板卡的安装与固定，并起到电磁屏蔽作用；

FPGA模块包括：

1)BMCH协议数据接收模块，用于接收BMCH协议数据并上传给CPCI总线计算机；

2)BMCH协议数据发送模块，用于接收CPCI总线计算机下发的数据并发送BMCH协议数据

3)BMCH协议数据自检功能模块，其通过外接一SCSI50自检插头与所述的SCSI50信号连接插座相连。

2.根据权利要求1所述的基于CPCI总线的BMCH协议数据收发模块，其特征在于：所述的BMCH协议数据接收模块，其组成包括：一BMCH接收解码子模块、一接收地址寄存器、两个BMCH数据接收缓存RAM、一仲裁机、一中断发送子模块和一CPCI总线读操作子模块；

接收地址寄存器记录计算机下发的8-bit地址值，记录范围为00H～FFH，该地址值作为BMCH协议数据接收是否终止的唯一依据；

BMCH接收解码子模块接收BMCH协议8位并行地址/数据复用信号，并解码为8位地址和16位数据；

两个BMCH数据接收缓存RAM，是在FPGA内部构造的两个大小为256×16-bit的存储空间，用于对BMCH接收解码子模块解码后的BMCH数据进行乒乓存取操作，实现数据的无缝传输；

仲裁机将接收到的地址与接收地址寄存器比对，若相同则触发中断发送子模块和CPCI总线读操作子模块，将两个BMCH数据接收缓存RAM中的数据上传至计算机；

CPCI总线读操作子模块，通过与CPCI总线单元的电气信号的时序配合，实现DMA和总线Target从设备读数两种方式，将BMCH协议数据上传至计算机。

3.根据权利要求1所述的基于CPCI总线的BMCH协议数据收发模块，其特征在于：所述的BMCH协议数据发送模块，其组成包括：一BMCH数据发送缓存RAM、一BMCH数据发送编码子模块、一发送地址寄存器和一CPCI总线写操作子模块；

发送地址寄存器记录计算机下发的16-bit地址值，高8位为发送终止地址，低8位为发送起始地址，地址值范围均为00H～FFH，作为发送数据块的起始地址和终止地址；

CPCI总线写操作子模块，通过与CPCI总线单元的电气信号的时序配合，通过DMA和总线Target从设备写数两种方式将计算机的数据下发至所述的BMCH数据发送缓存RAM中；

BMCH数据发送缓存RAM是在FPGA内部构造的大小为256×16-bit存储空间，用于存储计算机下发的BMCH协议数据的地址值和数据值；

BMCH数据发送编码子模块，将BMCH数据发送缓存RAM中BMCH数据的8-bit地址值和16-bit数据值转换为符合BMCH协议规范的8位并行地址/数据复用信号发送出去。