[发明专利]N型射频LDMOS中多晶硅P型沉阱的制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种N型射频LDMOS中多晶硅P型沉阱的制造方法。

背景技术

现有的射频LDMOS工艺中，为了降低源极的接线电感和电阻，提高共源放大器的射频增益，同时减少源极布线带来的不利的寄生参数并进一步减少版图面积，常采用重掺杂的沉阱将源极和接地的衬底相连，以提高器件性能。如图1所示，为现有N型射频LDMOS的结构示意图。所述现有射频LDMOS形成于P+衬底上的P-外延层中，在所述P-外延层中形成有P+沉阱，一P阱形成于所述P-外延层和所述P+沉阱上，在所述P阱上形成有栅极，通过所述栅极控制在所述P阱中形成沟道；在所述栅极一侧的P阱中形成有N+和P+区，所述N+区作为器件的源区并引出源极、所述P+区引出器件的背栅极；在所述栅极另一侧的P-外延层中形成有N-漂移区和N+区，该P-外延层中的N+区作为器件的漏区并引出漏极。由图1可知，源极通过P阱和所述P+沉阱实现和所述P+衬底的连接。

现有射频LDMOS的沉阱的第一种制造方法为在外延层形成后，对沉阱区域进行高剂量注入并进行高温推进，但对耐压要求很高、外延层厚度较大的应用，则难以通过注入加推进的方法就使得源极和衬底很好地相连，沉阱深处会形成一个低浓度的窄区，使得沉阱的电阻较高。现有射频LDMOS的沉阱的第二种制造方法为采用边形成外延层边进行沉阱注入，在外延层形成后进行推进的方法，虽然可以解决前述问题，但由于沉阱杂质剂量很浓，外延层生长时会有较多的沉阱杂质挥发进设备腔体，对漂移区内部进行自掺杂，使得漂移区内部形成一层浓度较高的P型杂质层，会严重影响器件的击穿特性，导致击穿电压下降。此外，上述现有的制造方法中用注入加推进的方式形成沉阱，还要考虑杂质的横向扩散可能会影响沟道区，所以版图设计时沉阱区域离沟道区的距离比较大，会增加版图面积，降低器件密度，不利于获得高性能的器件。

发明内容

本发明所要解决的技术问题是提供一种N型射频LDMOS中多晶硅P型沉阱的制造方法，能提高器件的击穿电压、缩小版图面积、提高器件密度、工艺参数可调性强、适用范围广。

为解决上述技术问题，本发明提供的N型射频LDMOS中多晶硅P型沉阱的制造方法，包括如下步骤：

步骤一、在一P型硅衬底上形成P型外延层，在所述P型外延层上的沉阱区域刻蚀出V型槽。所述P型外延层的掺杂杂质为硼、杂质体浓度为1.0E14cm^-3～1.0E15cm^-3，所述P型外延层的厚度能根据器件的耐压要求进行调整，所述P型外延层的厚度和器件的耐压关系为15V/μm。所述V型槽采用各向异性刻蚀工艺形成，所述V型槽的开口张角为15°～30°、开口宽度为5μm～10μm，所述V型槽的深度大于所述P型外延层的厚度。

步骤二、在所述V型槽侧壁上形成第一氧化层，形成方法为：在所述P型硅衬底上形成所述第一氧化层，去除所述V型槽底部表面以及所述V型槽外部的所述P型外延层表面的所述第一氧化层，只保留所述V型侧壁上的所述第一氧化层。采用热氧化、或沉积法形成所述第一氧化层，所述第一氧化层的厚度为所述第一氧化层作为器件后续工艺中的隔离氧化层、其厚度的具体值要求能保证在后续工艺中能阻隔所述V型槽中P型杂质的穿透。

步骤三、在所述P型硅衬底上淀积第一层多晶硅，并对所述第一层多晶硅进行P型杂质的离子注入，所述第一层多晶硅的厚度满足不填满所述V型槽的条件。所述第一层多晶硅的厚度为所述V型槽的开口宽度的1/2到2/3。所述第一层多晶硅的P型杂质的离子注入的注入杂质为硼、注入能量为50keV～100keV、注入剂量为1.0E15cm^-2～1.0E16cm^-2。

步骤四、在所述第一层多晶硅上淀积第二层多晶硅，淀积后所述第一层多晶硅和所述第二层多晶硅总厚度满足将所述V型槽完全填满的条件。

步骤五、对所述P型硅衬底进行研磨，去除所述V型槽外部的所述P型外延层上的所述第一层多晶硅和所述第二层多晶硅并使所述V型槽上部的所述第一层多晶硅和所述第二层多晶硅表面平整化。

步骤六、在所述P型硅衬底上形成第二氧化层，所述第二氧化层作为所述沉阱区域外的保护层。所述第二氧化层的生长温度为800℃～900℃、所述第二氧化层的厚度为