[发明专利]一种绝缘体上硅可集成大电流P型组合半导体器件

权利要求书

1.一种绝缘体上硅可集成大电流P型组合半导体器件，包括：N型硅衬底(1)，在N型硅衬底(1)上设有埋氧层(2)，其特征在于，在埋氧层(2)中央上方处设有N型深阱(16)，在N型深阱(16)上设有P型环形源区(11)和N型体接触区(12)，所述P型环形源区(11)环绕在N型体接触区(12)的外部，且在P型源区(11)和N型体接触区(12)上设有用于连通P型源区(11)和N型体接触区(12)的源极金属(72)，在埋氧层(2)上还设有第一隔离区(101)和第二隔离区(102)，所述第一隔离区(101)和第二隔离区(102)向埋氧层(2)中心延伸并由此分隔形成第一区域(Ⅰ)和第二区域(Ⅱ)，在第一区域(Ⅰ)内设有P型横向绝缘栅双极型晶体管，在第二区域(Ⅱ)内设有NPN型高压双极型晶体管和P型横向双扩散金属氧化层场效应晶体管，所述的P型横向绝缘栅双极型晶体管的源区采用所述的P型环形源区(11)，所述的NPN型高压双极型晶体管的集电区采用所述的N型体接触区(12)，所述的P型横向双扩散金属氧化层场效应晶体管的源区采用所述的P型环形源区(11)，所述的N型体接触区(12)同时为所述的P型横向绝缘栅双极型晶体管的体接触区，连接于P型横向绝缘栅双极型晶体管漏极的漏极金属(70)通过金属层与连接于NPN型高压双极型晶体管基极的基极金属(70’)连接。

2.根据权利要求1所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，所述的区域(Ⅰ)包括：设在埋氧层(2)上的第一N型外延层(3)，在第一N外延层(3)的左上方设有P型漂移区(4)，在P型漂移区(4)的左上方设有P缓冲阱(5)，在P型缓冲阱(5)的左上方设有N型漏区(6)且所述的漏极金属(70)设在N型漏区(6)的上方，在P型漂移区(4)的硅表面设有场氧化层(8)且场氧化层(8)与N型漏区(6)相接，在P型环形源区(11)和场氧化层(8)之间的硅表面设有栅氧化层(9)，栅氧化层(9)上设有多晶硅栅(10)且多晶硅栅(10)延伸至场氧化层(8)的上表面，在多晶硅栅(10)上设有栅极金属(71)。

3.根据权利要求1所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，所述的区域(Ⅱ)包括：设在埋氧层(2)上的第二N型外延层(3’)，在第二N外延层(3’)的右上方设有P型三极管漂移区(4’)，在P型三极管漂移区(4’)的右上方设有P型三极管缓冲阱(5’)，在P型三极管缓冲阱(5’)上自右至左设有N型发射区(14)和P型基区(15)，在N型发射区(14)上设有发射极金属(73)，在P型基区(15)上设有所述的基极金属(70’)，在P型三极管漂移区(4’)的硅表面设有场氧化层(8’)且场氧化层(8’)与P型基区 (15)相接，在N型环形源区(11)和场氧化层(8’)之间的硅表面设有栅氧化层(9’)，栅氧化层(9’)上设有多晶硅栅(10’)且多晶硅栅(10’)延伸至场氧化层(8’)的上表面，在多晶硅栅(10’)上设有栅极金属(71’)。

4.根据权利要求1、2或3所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，N型发射区(14)与P型基区(15)的间距为1微米～2微米。

5.根据权利要求1、2或3所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，区域(Ⅰ)和区域(Ⅱ)上表面非金属区域设有钝化保护氧化层(13)。