[发明专利]14bit位宽图像压缩硬件编码器

权利要求书

1.14bit位宽图像压缩硬件编码器，其特征在于：该编码器包括：A、B、C和D数据通路选通器，图像缓存器、图像缓存组、小波变换组和数据编码组，所述图像缓存组包括A、B、C和D数据缓存；图像缓存组、小波变换组和数据编码组是并行工作；根据整幅图像压缩算法在计算时需要缓存整幅图像的所有中间数据，设计逐帧图像压缩结构，采用双乒乓的思路将图像压缩算法合理分开、并结合片外图像缓存组的A、B、C和D数据缓存，实现连续帧的整幅图像一次压缩，其中：

图像缓存组、小波变换组和数据编码组之间以A、B、C和D数据缓存进行乒乓操作来交换数据；

A、B、C和D数据通路选通器的输入输出端分别连接A、B、C和D数据缓存的输入输出端，将A、B、C和D数据缓存做小波变换组、图像缓存器和数据编码组的数据交换共享存储器，由A、B、C和D数据通路选通器管理分别A、B、C和D数据缓存，同一时刻仅有图像缓存器、小波变换组和数据编码组其中的一个访问每个数据缓存；

A数据通路选通器连接图像缓存器和小波变换器组，奇数帧时，图像缓存器访问数据缓存A；偶数帧时，小波变换器组访问数据缓存A；

B数据通路选通器连接图像缓存器和小波变换器组，偶数帧时，图像缓存器访问数据缓存B；奇数帧时，小波变换器组访问数据缓存B；

C数据通路选通器连接小波变换器组和数据编码组，奇数帧时，小波变换器组访问数据缓存C；偶数帧时，数据编码组访问数据缓存C；

D数据通路选通器连接小波变换器组和数据编码组，偶数帧时，小波变换器组访问数据缓存D；奇数帧时，数据编码组访问数据缓存D。

2.如权利要求1所述的14bit位宽图像压缩硬件编码器，其特征在于：所述小波变换组：包括第一级小波驱动器、第二级小波驱动器、第三级小波驱动器、二维预测器、二维小波变换引擎、数据转移器，其中的第一级小波驱动器、第二级小波驱动器、第三级小波驱动器读取图像数据并共享二维小波变换引擎，对读取图像数据进行三级小波变换得到图像的三级小波变换系数，二维预测器对三级小波变换后的LL3子带进行二维的预测；数据转移器在各级小波变换变换时进行子带数据的转移。

3.根据权利要求2所述的14bit位宽图像压缩硬件编码器，其特征在于：所述的第一级小波驱动器、第二级小波驱动器、第三级小波驱动器用以连续复用二维小波变换引擎，用于实现图像的三级小波变换，图像三级小波变换后产生10个子带的系数。

4.如权利要求2所述的14bit位宽图像压缩硬件编码器，其特征在于：所述的二维小波变换引擎是用于实现图像二维5/3小波变换的二维小波变换引擎，可以兼容有损及无损压缩。

5.如权利要求1所述的14bit位宽图像压缩硬件编码器，其特征在于：所述数据编码组包括优化量化器、自适应零游程编码器和指数哥伦布编码器顺序串联连接，数据由优化量化器量化后送给自适应零游程编码器，自适应零游程编码器的输出送给指数哥伦布编码器，级联完成数据编码。

6.根据权利要求5所述的14bit位宽图像压缩硬件编码器，其特征在于：所述的优化量化器对十个子带分别进行死区量化，十个子带的量化阶矢量为Δ×[1112224448]。

7.根据权利要求5所述的14bit位宽图像压缩硬件编码器，其特征在于：所述的自适应零游程编码器具有两个工作模式：普通模式及游程模式，其模式间转换连续零个数阈值为2。

8.根据权利要求5所述的14bit位宽图像压缩硬件编码器，其特征在于：所述的指数哥伦布编码器采用位并行编码结构，指数哥伦布编码参数k为0。

9.如权利要求1所述的14bit位宽图像压缩硬件编码器，其特征在于：还包括全局状态机控制器输出的控制信号连接到图像缓存组、小波变换组和数据编码组，用以控制图像缓存组、小波变换组和数据编码组的工作起始及协调，用以控制图像缓存与图像缓存组、小波变换组和数据编码组之间的数据通路选通器。