[发明专利]时间宽度测定装置

权利要求书

1.一种时间宽度测定装置，其特征在于，包括：

基准时钟产生单元(2)，以已知的时钟频率产生时钟信号；和

采样单元(31)，基于所述时钟信号对被测定信号进行采样，并输出数字信号；和

转换单元(32)，对所述采样单元(31)采样所得的所述数字信号进行串行/并行转换，输出规定比特位的并行信号；和

存储单元(4)，存储从所述转换单元(32)输出的所述并行信号；和

计算单元(5)，基于所述存储单元(4)中所存储的所述并行信号，计算所述被测定信号中所含的时间宽度。

2.根据权利要求1所述的时间宽度测定装置，其特征在于，还包括：

计数单元(7)，从所述转换单元(32)输出的所述并行信号的个数进行计数；和

控制单元(6)，使所述存储单元(4)不存储从所述转换单元(32)输出的并行信号中的以下并行信号，该并行信号的全部的比特的值均相同，且该值与在所述并行信号之前刚从所述转换单元(32)输出的并行信号最后的比特的值相同；其中，

所述存储单元(4)存储从所述转换单元(32)输出的所述并行信号的个数、和具有1与0的转换点的并行信号；

所述计算单元(5)根据从所述转换单元(32)输出的所述并行信号的个数、从具有所述转换点的所述并行信号中计数得出的1或0的个数、所述时钟频率以及所述并行信号的长度，算出所述被测定信号中所含的时间宽度。

3.根据权利要求2所述的时间宽度测定装置，其特征在于，

所述控制单元包括：

第一检测单元(63)，检测出所述并行信号的全部比特不为同一值的信号，并输出该检测信号；和

第二检测单元(62)，检测出所述并行信号前头的比特的值与在所述并行信号之前刚从所述转换单元(32)输出的并行信号最后的比特的值不为同一值的信号，并输出该检测信号；和

写入控制信号输出单元(64)，当从所述第一检测单元(63)及所述第二检测单元(62)中的至少一方输出所述检测信号时，输出可写入到所述存储单元(4)的写入控制信号。

4.根据权利要求1所述的时间宽度测定装置，其特征在于，还包括：

计数单元(7)，对从所述转换单元(32)输出的所述并行信号的个数进行计数；和

判别单元(6)，判别从所述转换单元(32)输出的并行信号中，除了以下并行信号之外的具有1与0的转换点的并行信号，所述并行信号为全部的比特的值均相同，且该值与在所述并行信号之前刚从所述转换单元(32)输出的并行信号最后的比特的值相同；其中，

所述计算单元(5)根据所述计数单元对具有所述转换点的所述并行信号进行计数时的所述并行信号的个数、从具有所述转换点的所述并行信号中计数得出的1或0的个数、所述时钟频率以及所述并行信号的长度，算出所述被测定信号中所含的时间宽度。