[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体基板，其包括由器件隔离膜限定的有源区；

位线孔，其设置在所述半导体基板上方；

间隔物，其设置在所述位线孔的侧壁处，所述位线间隔物包括氧化物而无氮化物；以及

位线导电层，其形成于包括氧化物膜的所述位线孔中。

2.根据权利要求1所述的半导体器件，还包括：

存储节点触点孔，其形成为与所述位线孔相邻并且使所述半导体基板露出；以及

存储节点触点插塞，其形成在所述存储节点触点孔中。

3.根据权利要求2所述的半导体器件，其中，

所述存储节点触点插塞包括：

轻掺杂触点插塞，其设置在所述存储节点触点孔的下部；以及

高掺杂触点插塞，其设置在所述存储节点触点孔的上部并且位于所述轻掺杂触点插塞上方。

4.根据权利要求3所述的半导体器件，其中，

所述间隔物设置在所述存储节点触点插塞的侧壁处，所述间隔物与所述存储节点触点插塞和所述位线导电层接触，以及

在所述轻掺杂触点插塞附近形成的所述间隔物的厚度比在所述高掺杂触点插塞附近形成的所述间隔物的厚度厚。

5.根据权利要求2所述的半导体器件，其中，

所述存储节点触点孔从沿与栅极图案平行的方向延伸的线图案获得。

6.根据权利要求1所述的半导体器件，还包括：

第一连接插塞，其包括多晶硅并且设置在所述半导体基板上并电连接至所述位线导电层，以及

其中，所述间隔物基本上由氧化物膜组成。

7.根据权利要求1所述的半导体器件，还包括：

位线硬掩模，其设置在所述位线孔中的位线导电层上。

8.根据权利要求1所述的半导体器件，其中，

所述位线导电层包括：

阻挡金属层，其形成在所述位线孔的内表面上；以及

导电层，其形成在所述阻挡金属层上以埋入在所述位线孔中。

9.根据权利要求1所述的半导体器件，还包括：

埋入式栅极，其以预定深度埋入在所述半导体基板的有源区和器件绝缘膜中。

10.一种半导体器件的制造方法，所述方法包括：

在半导体基板中形成限定有源区的器件隔离膜；

在所述半导体基板上形成位线孔；

在所述位线孔的侧壁处形成氧化物膜；以及

形成位线导电层，所述位线导电层填充包括氧化物膜的所述位线孔。

11.根据权利要求10所述的方法，其中，

在所述位线孔的侧壁处形成所述氧化物膜的步骤借助于干式氧化工序或自由基氧化工序来执行。

12.根据权利要求10所述的方法，还包括：

对所述位线孔执行回蚀工序，以移除设置在所述位线孔的下部的所述氧化物膜。

13.根据权利要求10所述的方法，还包括：

在形成所述位线孔之前，在所述半导体基板上并在存储节点触点沟槽中形成存储节点触点层。

14.根据权利要求13所述的方法，其中，

执行形成所述位线孔的步骤以将所述存储节点触点层分隔并自图案化成彼此电隔离的存储节点触点插塞。

15.根据权利要求13所述的方法，其中，

所述存储节点触点层包括多晶硅，所述方法还包括：

将离子注入至所述多晶硅，以形成轻掺杂多晶硅层；以及

将离子注入至所述多晶硅，以形成高掺杂多晶硅层，所述高掺杂多晶硅层设置在所述轻掺杂多晶硅层上。

16.根据权利要求13所述的方法，其中，

所述存储节点触点层包括多晶硅，所述方法还包括：

在所述存储节点触点沟槽的下部形成第一多晶硅层；

将离子注入至所述第一多晶硅层中，以形成轻掺杂多晶硅层；

在所述第一多晶硅层上形成第二多晶硅层；以及

将离子注入至所述第二多晶硅层中，以形成高掺杂多晶硅层。