[发明专利]可配置零点的三阶单环增量总和调制器

说明书

技术领域

本发明属于集成电路设计及信号处理的技术领域，涉及一种三阶单环结构的增量总和调制器，主要应用于无线通信系统的小数分频频率综合器中。

背景技术

近年来，随着无线通讯技术的迅速发展，各种无线通讯设备如手机、全球定位系统、无线局域网等成了人们生活中的必需品。这些无线通讯设备中的关键模块之一是频率综合器，它为无线收发机提供高性能的本地振荡信号，其相位噪声、频率精度和频率杂散等性能指标严重影响着整个无线通信系统的性能。

根据目前通信系统的协议标准，频率综合器的实现通常采用小数分频频率综合器结构，以满足各种通信协议的信道、噪声等相关指标。对于小数分频频率综合器，改善其噪声、杂散的方法主要有以下几种：利用数模转换器进行相位误差补偿、降低分频器的分频步长、随机化分频比、相位内插法、脉冲插入法、增量综合器调制器的噪声抑制等。

从噪声特性、易实现性、所占芯片面积、功耗等各方面考虑，基于增量总和调制器结构实现的小数分频频率综合器，能达到较小的频率分辨率，有效的抑制频率杂散，减少带内噪声，因而得到了广泛的应用。增量总和调制器的结构主要分为单环结构和级联结构。单环结构的优点是可以优化某一频率除的噪声性能，输出数据范围窄。缺点是存在稳定性问题，实现较复杂。级联结构的优点是稳定性好，实现较为简单，缺点是输出范围宽，存在模拟和数字适配问题。

发明内容

本发明的目的是提供一种可配置零点的三阶单环增量总和调制器。通过调节零点的位置，可以实现对特定频率偏移位置处的噪声抑制，改善系统的噪声的特性。同时，所设计的增量总和调制器的输出为-1、0、1和2，而普通三阶结构调制器的输出为-3、-2、-1、0、1、2、3和4，即本发明所设计的调制器输出位宽窄，具有良好的噪声特性，可以满足大多数频率综合器的性能指标要求。

本发明的目的是这样实现的：

一种可配置零点的三阶单环增量总和调制器，它包括第一减法器U1、第一全加器U2、第一延迟单元U3、第二减法器U4、第二全加器U5、第二延迟单元U6、第三全加器U7、第三延迟单元U8、第四全加器U9和量化单元U10；DIN为数据输入端，由外部控制器根据应用需要给出，CLK为延迟单元的时钟控制信号，其工作频率根据应用需求决定；D_OUT为数据输出端。K1为第一比例系数，K2为第二比例系数，K3为第三比例系数，K4为第四比例系数，K5为第五比例系数。

所述第一减法器U1有两个输入端，被减数一端为数据输入端D_IN，减数一端和数据输出端D_OUT相连接；

所述第一全加器U2有两个输入端，一端与U1的输出端相连接，另一端与U3的输出端相连接；

所述第一延迟单元U3的数据输入端与U2的输出端相连接，时钟控制端与CLK相连接；

所述第二减法器U4有三个输入端，分别为一个被减数和两个减数，被减数一端与U3的输出端相连接，一个减数端与第五比例系数K5的输出端相连，另一个减数端与第四比例系数K4的输出端相连接；

所述第二全加器U5有两个输入端，一端与U4的输出端相连接，另一端与U6的输出端相连接；

所述第二延迟单元U6的数据输入端与U5的输出端相连接，时钟控制端与CLK相连接；

所述第三全加器U7有两个输入端，一端与U6的输出端相连接，另一端与U8的输出端相连接；

所述第三延迟单元U8的数据输入端与U7的输出端相连接，时钟控制端与CLK相连接；

所述第三比例系数K3的输入端和U8的输出端相连；

所述第四全加器U9有三个输入端，一端与K3的输出端相连接，另一端与K2的输出端相连接，最后一端与K1的输出端相连接；

所述量化单元U10的输入端和U9的输出端相连接，输出端为该增量总和调制器的数据输出端D_OUT，D_OUT的输出位数为四位，其中最高位为符号位，低三位为数据位；

所述第一比例系数K1的输入端和U3的输出端相连；

所述第二比例系数K2的输入端和U6的输出端相连；

所述第四比例系数K4的输入端和U8的输出端相连；

所述第五比例系数K5的输入端和U6的输出端相连。

如附图1所示D_IN为输入数据端口，数据的位数根据系统的精度要求确定，通常选取为16位即可满足大部分系统的要求。U1、U2、U4、U5、U7、U9的位数依据输入数据的位数确定，确保相加或者相减后的数据没有溢出。延迟单元U3、U6和U8采用D触发器实现，CLK为D触发器的时钟控制信号，其时钟频率根据频率综合器的需要确定。