[发明专利]用FPGA实现快速SRAM读写控制的装置及方法

说明书

技术领域

本发明涉及一种数据控制装置及方法，具体涉及一种用于静态随机存取存储器SRAM的数据控制装置及方法。

背景技术

静态随机存取存储器(Static Random Access Memory，SRAM)是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。相对之下，动态随机存取内存(DRAM)里面所储存的数据就需要周期性地更新。然而，当电力供应停止时，其内储存的数据还是会消失，这与在断电后还能储存资料的ROM或快闪存储器仍然是不同的。在同样的运作频率下，由于静态随机存取存储器SRAM对称的电路结构设计，使得每个记忆单元内所储存的数值都能以比DRAM快的速率被读取。除此之外，由于静态随机存取存储器SRAM通常都被设计成一次就读取所有的资料位元(Bit)，比起高低位址的资料交互读取的DRAM，在读取效率上也快上很多。因此虽然，静态随机存取存储器SRAM的生产成本比较高，但在需要高速读写资料的地方，如电脑上的快取(Cache)，还是会使用静态随机存取存储器SRAM。

目前，静态随机存取存储器SRAM可以运行在极高的速率下，达到8ns一次读写操作，但是在嵌入式的设计中，由于处理器的速率低，使得SRAM的性能不能完全发挥出来，是硬件资源的一种极大的浪费。因此如何在处理器主频不变的情况下，提高对SRAM的访问速度，需要一个可行的解决方案。

FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。现场可编程门阵列FPGA采用了逻辑单元阵列LCA(LogIC Cell Array)这样一个新概念，内部包括可配置逻辑模块CLB(Configurable Logic BLOCk)、输出输入模块IOB(InputOutput Block)和内部连线(Interconnect)三个部分。现场可编程门阵列FPGA的基本特点主要有：1)采用现场可编程门阵列FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2)现场可编程门阵列FPGA可做其它全定制或半定制ASIC电路的中试样片。3)现场可编程门阵列FPGA内部有丰富的触发器和I/O引脚。4)现场可编程门阵列FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5)现场可编程门阵列FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，现场可编程门阵列FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

发明内容

本发明所要解决的技术问题是提供一种用FPGA实现快速SRAM读写控制的装置，它有效提高处理器对SRAM的访问速度，从而提高系统的性能。

为了解决以上技术问题，本发明提供了一种用FPGA实现快速SRAM读写控制的装置；包括：现场可编程门阵列FPGA，处理器对静态随机存取存储器SRAM的控制端连接现场可编程门阵列FPGA；现场可编程门阵列FPGA连接静态随机存取存储器SRAM；由现场可编程门阵列FPGA对处理器发来的读写控制信号做时序和逻辑控制，控制静态随机存取存储器SRAM的读写。

本发明的有益效果在于：可以有效提高处理器对SRAM的访问速度，从而提高系统的性能。

本发明还包括一种用FPGA实现快速SRAM读写控制的方法，包括以下步骤：

步骤一、现场可编程门阵列FPGA将处理器的写信号/WE和读信号/OE分别作一个相位的延时；

步骤二、然后现场可编程门阵列FPGA将原信号和相位延时后的信号进行逻辑与运算，得到一个新的写信号/WE1和读信号/OE1信号；

步骤三、将现场可编程门阵列FPGA将新的写信号/WE1和读信号/OE1信号发送给静态随机存取存储器SRAM，作为读写信号。

其有益效果在于：现场可编程门阵列FPGA可以将信号有电平处理的比较短，用该信号控制SRAM的读写信号，从而提高了处理器对SRAM的访问控制，而且还可以根据需要的不同对相位做不同的延时和逻辑运算，能得到不同速率的提高。

本发明还提供了一种用FPGA实现外部SRAM片内数据的DMA控制的方法，包括以下步骤：

步骤一、处理器需要发出直接内存访问DMA控制的传输指令；