[发明专利]一种估算集成电路辐照效应的方法

说明书

技术领域

本发明涉及一种集成电路辐照效应的估算方法，属于集成电路领域。

背景技术

以大规模和超大规模集成电路技术为基础、以计算机为核心的信息技术带来了新的世纪性产业革命。超深亚微米器件以其高速、低功耗、大规模集成、低价格和高成品率被广泛地应用在各个领域。目前我国航天技术发展迅速，航天器上已经大量使用大规模集成电路。然而，空间辐射环境中的带电粒子产生的辐照效应会导致大规模集成电路功能异常，严重影响航天器的可靠性及在轨寿命。航天事业的发展和宇宙探索的进步对于先进集成电路在空间自然辐射环境下抗辐照技术的研究需求十分迫切。

近年来，大规模集成电路的总剂量辐射效应一直是国内外辐射效应研究领域的热点。半导体器件是组成集成电路的基本元件，x射线、质子、中子、重粒子等辐照源在器件中引起的效应直接影响着电路的可靠性。在受辐照后，在氧化层中产生电荷、界面处产生界面态等，引起器件阈值漂移、跨导下降、亚阈摆幅增加、泄漏电流增加等等，高能粒子也会引起永久损伤如栅击穿等等。比如，如果许多nMOS晶体管的关态电流增大，就会导致器件的功耗电流增大。几十年来，CMOS集成电路一直遵循摩尔定律不断发展。通过缩小器件尺寸，不断提高集成度。随着器件特征尺寸缩小，器件性能也在不断变化发展。但是，器件特征尺寸的减小也带来了各种小尺寸效应和可靠性问题。对于从事器件抗辐照加固领域的研究人员来说，迫切需要了解辐照对深亚微米器件本身带来的新的效应，对在空间环境、核爆炸辐射环境下工作的深亚微米集成电路的辐照响应会产生怎样新的影响，及其与新型电路工艺相关的其它复杂的失效模式。随辐射电离总剂量的继续增加，阈值电压漂移越来越大，原本应该截止的晶体管导通(或相反)时，器件会出现逻辑功能错误，引起数据错误或运算错误。以往的总剂量效应研究都是针对中小规模集成电路，特别是门电路，大规模集成电路的总剂量效应如何测试，抗总剂量水平如何评价，这些都是需要解决的问题。目前抗辐射集成电路的研制通常是“设计——制造——试验”的反复过程，代价非常昂贵，而且一次反复的设计周期很长。随着集成电路规模愈来愈大，功能和制造技术愈来愈复杂，所花费的成本会越来越高。随着电路集成度地提高，隔离区采用新型技术---沟槽隔离，栅氧本征加固，原来用于预测集成电路辐照效应的方法已经不准确，不能满足当前辐照技术的应用。这些问题迫切需要从事辐照领域的研究人员寻找一种简单有效而又准确的估算集成电路的辐照效应的方法。

发明内容

本发明借助于计算机开展辐照损伤仿真模拟，建立一种能够估算大规模电路辐射效应的方法。为抗辐射加固电路设计、制造、评估的奠定基础，进一步提高集成电路的抗辐照性能。

对超深亚微米NMOS器件，辐照在场氧化层中引入大量陷阱电荷，当氧化层陷阱电荷感生出的电子累计到一定量后会导致沟槽隔离STI区附近的半导体表面反型，在源漏之间形成导电通路。可以将辐照产生的导电通路看作是一个寄生晶体管，寄生晶体管的源漏与主管相同。辐照引起的场氧化层泄漏电流主要是寄生晶体管的漏电流。由于辐照在STI区中引入了陷阱电荷，当总剂量足够大时，辐照后器件的关态泄漏电流可以和开态电流相比拟，辐照引起的泄漏电流起主要作用，开关比下降，最终导致晶体管失效，进而致使集成电路功能紊乱。

辐照产生的氧化层陷阱电荷数随着辐照剂量的增加而增加，陷阱电荷数与总剂量的关系可以由下式表示：

Q_trap∝δT²_STID，其中Q_trap是STI中俘获的电荷，T_STI寄生晶体管有效的栅氧厚度，D是辐照的剂量，δ为拟合系数。

辐照后寄生晶体管的阈值电压公式可以表示为：V_th＝V_th0-Q_trap/C_ox，其中V_th0为寄生晶体管未受辐照时的阈值电压，C_ox是栅氧化层电容。

对于NMOS器件，寄生晶体管工作在亚阈区，漏电流可以表示为：

当Vg＜Vth时：其中μeff是有效载流子迁移率，φt是热电势，A，B为拟合系数。