[发明专利]数字模拟转换装置及方法

说明书

技术领域

本发明系关于信号处理与信号波形的控制，尤指一种数字模拟转换装置以及其相关方法，可有效控制其输出信号转态的上升/下降时间。

背景技术

数字模拟转换装置(digital to analog converter)广泛地应用在各种不同用途的电子电路中，一般来说，数字模拟转换装置的操作在于将一数字形式的输入信号转换成一模拟形式的输出信号。由于数字模拟转换装置常常必须反应出信号转态，因此数字模拟转换装置产生输出信号的所需的上升/下降时间便成了数字模拟转换装置一个重要的特性。在大部分的情形中，信号的上升/下降时间需要被控制在合理的时间范围内，以避免太长的上升/下降时间造成信号失真等不良影响，而太短的上升/下降时间则会因过高的信号切换速度而会造成电磁干扰(electromagnetic interference)。

举例来说，请参考图1，其系说明习知100BASE-T网路规范中，对于输出信号之波形要求。其中，该网路规范中要求，信号转态时的上升/下降时间必须控制于4±1ns之内。习知作法可能使用由电阻与电容等被动元件所组成的低通滤波器来电连接于数字模拟转换器的输出端，透过适当地调教低通滤波器与数字模拟转换器的参数，来达成将信号的上升/下降时间控制于一定时间内的目的。然而，由于电阻与电容的精准度较难掌握，容易受到工艺上的误差或者是温度的影响，所以容易导致由被动元件所组成低通滤波器的有特性上的变异，进而使得数字模拟转换器之输出信号的上升/下降时间无法如预期般被控制。

本发明所属技术领域中，亦存在解决此种问题的先前技术。例如，美国专利(证号6,462,668)中所提出的电流源架构。请参考图2，其系该篇专利的代表图。该篇专利中之电流源架构(电流源50)，系利用多个平行排列的子电流源(亦即，晶体管对52～56)的电流加总来产生输出电流Io，其中，由于每一个晶体管对52～56系被具有不同时间延迟(d₁～d_N)的控制信号所控制，故于一定时间间隔内，可逐次增加或减少输出电流Io，以控制其转态的上升/下降时间。

然而，该篇专利所提出的电流源架构有以下问题。首先，为了降低子电流源的不匹配(mismatch)所带来的不良效应，所以必须增加子电流源面积，以降低不匹配的效应，如此一来会增加电流源架构的整体面积。除此之外，由于电流源50的输出电流Io系利用切换子电流源的开启或关闭状态来调整，而子电流源切换的瞬间，往往会有暂态的突波(glitch power)产生。

因此，尽管先前技艺已提供控制信号转态的上升/下降时间的电流源架构，但仍存在亟待改善的地方。

发明内容

有鉴于此，本发明提供一种可有效控制信号上升与下降速度的电流输出装置，以这种电流输出装置为基础所设计的数字模拟转换电路，可使其输出信号转态时的上升/下降时间控制于一预定的合理范围内。

本发明透过利用分流电路对一固定电流进行分流，并对分流电路控制，使分流电路所输出的分流电流渐进式地增加或减少，其中，分流电路的控制系透过多个具有不同相位的控制信号来进行。这些控制信号的相位差可精确地决定信号上升/下降的速度，避免使用误差较大的被动式低通滤波器。再者，本发明所提供的电流输出装置亦可有效避免先前技术中电流源装置面积较大与可能的突波干扰问题。

本发明之一实施例提供一种电流输出装置，包含：一电流源、一信号产生电路以及多个分流电路。该电流源系具有一输出端，并且用以输出一供应电流。该信号产生电路系分别产生一第一组控制输出信号以及一第二组控制输出信号。该多个分流电路系包含有至少一第一分流电路以及至少一第二分流电路，该第一分流电路与该第二分流电路系分别耦接至该电流源之该输出端，并且，该第一与该第二分流电路系分别依据该第一与第二组控制输出信号来分流该供应电流以产生一第一分流电流与一第二分流电流。其中，该第一组控制输出信号与该第二组控制输出信号系分别调整该第一分流电流与该第二分流电流的大小，以逐渐地增加该第一分流电流并逐渐地减少该第二分流电流。