[发明专利]一种复费率电能表时间校验仪设计方案

权利要求书

1.一种复费率电能表时间校验仪设计方案，其特征在于：在该方案中，CPU W77E58为控制和计算核心，它控制输入信号选择网络选择需要测量的复费率电能表的计时基准频率信号和时段投切信号，将选择的信号送入计时基准频率测量电路和时段投切信号测量电路，测量复费率电能表的计时基准频率和误差及时段投切误差，并给被校表授时，测量时石英晶体提供频率标准、GPS提供时间标准。

2.根据权力要求1所述的一种复费率电能表时间校验仪设计方案，其特征在于：所述输入信号选择网络由9块多路选择开关CD4051和1块D触发器74LS174组成，64路输入信号F1～F64分成8组每组8个，分别与所述9块CD4051的前8块CD4051的输入端X0～X7相连，所述前8块CD4051的输出端X产生8个选择输出信号Fx0～Fx7，分别与所述时段投切信号测量电路中8个输入D触发器的CLK端和所述9块CD4051的第九块CD4051的8个输入端X0～X7相连，所述第九块CD4051的选择输出端X产生FXIN信号送往所述计时基准频率测量电路，所述第九块CD4051的选择控制端A、B、C分别与所述74LS174的数据输出端4Q、5Q、6Q相连，所述前8块CD4051的选择控制端A、B、C分别与所述74LS174的数据输出端1Q、2Q、3Q相连，所述74LS174数据输入端1D～6D分别与所述CPU W77E58的P0口产生的D0～D5信号相连，时钟CLK与所述CPU W77E58的P3.4相连。

3.根据权力要求1所述的一种复费率电能表时间校验仪设计方案，其特征在于：所述计时基准频率测量电路由计数器Intel 8254和计时基准频率测量门控电路组成，所述计时基准频率测量门控电路主要有一个三极管、两个D触发器和一个与门组成，所述输入信号选择网络选择的信号，经过一个电阻进入所述三极管的基极，由三极管进行放大，所述三极管的发射极接地，集电极接一个上拉电阻同时与所述两个D触发器的CLK端相连，作为这两个D触发器的时钟，所述两个D触发器第一D触发器的直接复位端CLR接电压VCC，直接置位端PRE与所述两个D触发器的第二D触发器的直接复位端CLR相连后与所述CPU W77E58的P1.0相连，所述第一D触发器输出端Q与所述CPU W77E58的INT0相连，数据输入端D和所述第二D触发器的数据输入端D及数据输出端相连，所述第二D触发器的直接置位端PRE与所述CPU W77E58的P1.1相连，输出端Q与所述Itel8254的GATE1相连同时与所述与门的一输入端相连，所述与门的另一输入端与恒温石英晶体提供的10MHz标准频率信号相连，所述与门的输出端与所述Itel8254的CLK1相连。

4.根据权力要求1所述的一种复费率电能表时间校验仪设计方案，其特征在于：所述时段投切信号测量电路主要有8个输入D触发器、一块8输入或非门CD4078及两块锁存器74LS273组成，所述8个输入D触发器的CLK端分别与从所述输入信号选择网络选择的一组8路时段投切信号Fx0～Fx7相连，所述8个输入D触发器的数据输入端D都与它们各自的PRE端相连后接电压VCC，复位端CLR分别与所述两块锁存器74LS273的第一块74LS273的输出端1Q～8Q端相连，所述8个输入D触发器的输出端Q分别与所述8输入与非门CD4078的输入端Q1～Q8及所述两块锁存器74LS273的第二块74LS273的输入端1D～8D对应相连，所述8输入与非门CD4078的输出端与所述CPU W77E58的INT1端相连，所述第二块锁存器74LS273的输出端1Q～8Q分别与所述CPU W77E58的P0口的D0～D7对应相连，所述第二块锁存器74LS273的CLR端接电压VCC，CLK端与74LS138输出端相连，所述第一块锁存器74LS273的数据输入端1D～8D分别与所述CPU W77E58的P0口产生的D0～D7对应相连，所述第一块锁存器74LS273的时钟CLK端与74LS138的输出端相连，CLR端接电压VCC。