[发明专利]同步串行接口信号的外设组件互连标准采集装置有效
申请号: | 201010281587.X | 申请日: | 2010-09-14 |
公开(公告)号: | CN101957806A | 公开(公告)日: | 2011-01-26 |
发明(设计)人: | 陈积明;史治国;迪利敏 | 申请(专利权)人: | 浙江大学 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 林怀禹 |
地址: | 310027 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 同步 串行 接口 信号 外设 组件 互连 标准 采集 装置 | ||
1.一种同步串行接口信号的外设组件互连标准采集装置,其特征在于:包括FPGA模块(1)、PCI桥芯片(2)、SSI驱动芯片(3)、电源模块(4)、PCI总线(5)和外部传感器接口(6);FPGA模块(1)的一端与SSI驱动芯片(3)连接,FPGA模块(1)的另一端信号线经74ALVC164245芯片与PCI桥芯片(2)的八根局部总线连接,PCI桥芯片(2)的PCI总线与PCI总线(5)相连接,外部传感器接口(6)一端与SSI驱动芯片(3)连接,另一端外接四路SSI传感器,第一路和第二路传感器分别接到一个DB9接口,第三路和第四路传感器接到同一个DB25接口,电源模块(4)给装置供电,其输入电压+5V由计算机的主板提供。
2.根据权利要求1所述的一种同步串行接口信号的外设组件互连标准采集装置,其特征在于:所述的SSI驱动芯片(3)包括SN75173芯片和SN75174芯片。外部传感器的四路差分SSI数据信号线与SN75173芯片相连,而输出的四路单端CMOS电平数据信号与FPGA的四个I/O端口相连接;FPGA的四个I/O端口输出CMOS电平的时钟信号与SN75174芯片的四路输入时钟信号线连接,SN75174芯片输出的四路差分时钟信号线与外部传感器的四路差分时钟信号线相连接。
3.根据权利要求1一种一种同步串行接口信号的外设组件互连标准采集装置,其特征在于:所述的FPGA模块(1)以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50为核心,分别与SSI驱动芯片(3)和PCI桥芯片(2)相连接。
4.根据权利要求1一种同步串行接口信号外设组件的互连标准采集装置,其特征在于:所述的PCI桥芯片(2)采用PLX公司的PCI9052接口芯片,PCI桥芯片(2)一端与FPGA模块(1)连接,另一端与PCI总线(5)相连接。
5.根据权利要求1一种同步串行接口信号外设组件的互连标准采集装置,其特征在于:所述的PCI总线(5)符合PCI总线协议,PCI总线(5)一端与PCI桥芯片(2)相连接,另一端插在计算机主板内的任一PCI插槽中。
6.根据权利要求1一种同步串行接口信号的外设组件互连标准采集装置,其特征在于:所述的电源模块(4)其电压输入为+5V,由计算机上的主板提供,输出提供直流+3.3V,+2.5V和+1.2V,+3.3V为FPGA提供参考电压,+2.5V为FPGA提供辅助电压,+1.2V为FPGA提供内部核电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010281587.X/1.html,转载请声明来源钻瓜专利网。