[发明专利]减少数模转换器电压内插放大器输入差分对的方法和装置

说明书

技术领域

本发明总体上涉及数模转换电路，并且更具体地涉及用于减少数模转换器电压内插放大器的输入差分对的数量的方法和装置。

背景技术

数模转换器(DAC)架构常用于需要单调性的混合模式系统中，其中DAC充当将数字码转换为模拟信号的接口。常规DAC设计通常包括差分电阻串实施方式来产生输出电压。这些设计试图通过向电压内插放大器输入这一输出电压来扩展差分电阻串DAC的分辨率。

一种这样的电阻串DAC设计包括将M位DAC与N位电压内插放大器相结合，以实现M+N位的总分辨率，其中DAC被用以生成具有2^N*V_LSB的电压差的两个DAC电压，该电压差是跨粗DAC电路内的电阻串中的给定电阻器的电压差。这两个DAC电压被输入到电压内插放大器中并被进行内插以生成最终DAC电压输出。常规电压内插放大器设计使用2^N个一元加权(unary-weighted)的相同输入差分对，它们的漏极求和在一起并且各自的栅极由数字码控制。相应地，对于这些常规放大器，随着内插位N的增加，差分对的数量指数地增加。每个差分对需要独立的电流源；因此，差分对的增加不仅需要更多的电路基板面，还造成功耗的大幅增加。因此，需要有改进的电压内插放大器设计，来降低目前的电压内插设计的电路复杂度和功耗，从而创造出节省面积与功耗的电压内插放大器。

发明内容

本公开内容的实施方式提供电压内插放大器，其包括通过电阻衰减网络连接的N+1个输入差分对，用以提供二进制加权的有效跨导。对比于常规电压内插放大器设计，输入差分对的数量和电路所消耗的功率得到了显著地减少。

本公开内容的前述的和其他的特征与优点将通过连同附图阅读实施方式的以下详细描述而进一步明显。详细的描述与附图仅仅是本公开内容的示例说明，而不是对本发明由附加的权利要求及其等同物所定义的范围所做出的限制。

附图说明

实施方式在附图中通过举例的方式被示例说明，其中相似附图标记表示类似部件，并且在其中：

图1是示例DAC架构的电路图；

图2是包括有如图1中的DAC架构中所展示的电压内插放大器的级的大体概况；

图3是在图1的DAC中所展示的电压内插放大器的前置放大级的示例实施方式的电路图；

图4是示出在图3的电压内插放大器中所展示的电阻串的细节的示例说明；

图5A和图5B示例说明用于示例复本电路和求和点的共模偏置方案；

图6是在图1的DAC架构中所展示的电压内插放大器的低失调前置放大级的另一示例实施方式的电路图；

图7是示例说明图6的输入差分对至电阻衰减网络的连接的电路图；

图8是示例说明图1的电压内插放大器的内部电路的示例实施方式的电路图。

具体实施方式

在以下描述中，相似特征或元件在整个说明书及全部附图中相应地以相同的附图标记标示。

本公开内容提供电压内插放大器，其包括各自通过电阻衰减网络连接的N+1个输入差分对，用以提供二进制加权的有效跨导。对比于常规电压内插放大器设计，输入差分对的数量和电路所消耗的功率得到了显著地减少，因为差分对的数量对于输入位数量的任意增加仅仅线性地增加。

现在参考图1，其示例说明了依照本公开内容而描述的总体DAC架构100，该架构包括示例DAC电路150和电压内插放大器200(又被称为“内插放大器”、“放大器”，和“amp”)。输入数据被提供给DAC架构100作为输入数据位AmpBit<1:N>和DACBit<1:M>。图1的DAC电路150是M位DAC，其接收输入数据位DACBit<1:M>，并输出高输出电压VOH，以及低输出电压VOL。DAC电路150不限于特定的DAC电路并且可包括任何差分电阻串DAC或其他DAC电路。内插放大器200是N位电压内插放大器，其接收输入数据位AmpBit<1:N>。M位DAC电路150和N位内插放大器200构成具有M+N位总分辨率的DAC架构100。