[发明专利]三维结构存储器

权利要求书

1.一种集成电路结构，包括：

第一衬底，其包括具有互连接触的第一表面；

基本上柔软的第二衬底，其包括第一表面和第二表面，所述第一表面和第二表面中的至少一个具有互连接触，其中所述第二表面与所述第一表面相对，并且其中所述第二衬底的第二表面被抛光；以及

在所述第一衬底的所述第一表面与所述第二衬底的所述第一表面和所述第二衬底的所述第二表面中的所述一个的互连接触之间的导电路径；

其中所述第一衬底的所述第一表面与所述第二衬底的所述第一表面和所述第二衬底的所述第二表面中的一个以叠层的关系键合，所述第一衬底至少覆盖所述第二衬底的主要部分。

2.如权利要求1所述的集成电路结构，其中所述第二衬底是单晶半导体衬底和经减薄的多晶半导体衬底中的一种。

3.如权利要求1所述的集成电路结构，其中在所述第二衬底上形成电路，所述电路包括有源电路和无源电路中的一种。

4.如权利要求1所述的集成电路结构，其中在所述第二衬底上形成电路，所述电路包括有源电路和无源电路二者。

5.如权利要求1所述的集成电路结构，其中所述第一衬底是在其上形成有电路的衬底。

6.如权利要求1所述的集成电路结构，还包括：

在其上形成有电路的至少一个额外的经减薄的衬底；

所述至少一个额外的经减薄的衬底中的第一个键合到所述第二衬底，并且额外的经减薄的衬底中的任一个键合到直接相邻的额外的经减薄的衬底；以及

导电路径，所述导电路径形成在所述至少一个额外的经减薄的衬底中的所述第一个与所述第一衬底和所述第二衬底中的至少一个之间，并且还形成在每一个额外的经减薄的衬底和所述集成电路结构的所述衬底中的至少一个之间。

7.如权利要求1所述的集成电路结构，其中所述第一衬底是非半导体材料。

8.如权利要求1所述的集成电路结构，其中所述第一衬底和所述第二衬底中的至少一个包括低应力介电质层，其中所述低应力介电质层是二氧化硅介电质和硅氧化物介电质中的至少一种，并且使所述低应力介电质层具有约5×10⁸达因/cm²或更低的应力。

9.如权利要求1所述的集成电路结构，还包括在所述第二衬底上的存储器电路，其中所述存储器电路的一部分是冗余存储器电路。

10.如权利要求1所述的集成电路结构，其中一个或多个集成电路形成在所述第二衬底上，并且所述集成电路中的至少一个包括冗余电路。

11.如权利要求1所述的集成电路结构，其中至少一个导电路径通过所述衬底中的至少一个，并且所述导电路径通过绝缘材料与所述衬底绝缘。

12.如权利要求1所述的集成电路结构，其特征在于以下的至少两项：所述第一衬底是非半导体材料；所述第二衬底的所述表面中的至少一个具有形成在其上的应力为约5×10⁸达因/cm²或更低的介电质；所述介电质是二氧化硅和硅氧化物中的至少一种；所述第二衬底具有形成在其上的逻辑电路和存储器电路中的一种；所述第二衬底具有形成在其上的微处理器电路；所述第二衬底具有形成在其上的重新配置电路；所述第二衬底具有形成在其上的冗余电路；所述第二衬底具有大约1-8微米的厚度；所述第二衬底具有大约10微米或更小的厚度；所述第二衬底具有大约50微米或更小的厚度；所述第一衬底和所述第二衬底通过至少一种扩散键合来键合；所述衬底中的至少一个是基本上柔软的；所述第二衬底是基本上柔软的；至少一个导电路径通过所述第一衬底；至少一个导电路径通过所述第二衬底；至少一个导电路径在所述第一衬底的第一表面和第二表面之间通过所述第一衬底；至少一个导电路径在所述第二衬底的第一表面和第二表面之间通过所述第二衬底；导电路径形成在第一衬底和第二衬底的键合表面的覆盖部分之间以及覆盖部分内；所述第二衬底的所述第二表面具有形成在其上的氧化物层；至少一个导电路径通过所述第一衬底和所述第二衬底中的至少一个，并且所述导电路径通过绝缘材料与所述衬底绝缘；一个或多个集成电路形成在所述第二衬底上，其中所述集成电路中的至少一个包括冗余电路；所述第二衬底是单晶半导体衬底和经减薄的多晶半导体衬底中的一种。