[发明专利]一种SiCN扩散阻挡层制备工艺

说明书

技术领域

本发明涉及集成电路扩散阻挡层制备技术领域，特别涉及一种SiCN扩散阻挡层制备工艺。

背景技术

随着超大规模集成电路的发展，集成电路金属互连系统的RC延迟及串扰正取代门延迟成为制约集成电路速度进一步提高的主要因素。采用Cu/低K介质取代传统的Al/SiO₂系统可使集成电路性能大幅提高。然而由于Cu在Si及其氧化物以及大部分介质中扩散相当快，且Cu一旦进入器件结构中即形成深能级杂质，对器件中的载流子具有很强的陷阱效应，使器件性能退化甚至失效。因此必须在Cu与介质层之间增加一个扩散阻挡层，来阻止Cu的扩散。阻挡层要求有良好的热稳定性，且能够与Cu及介质层有良好结合。

常用的介质阻挡材料包括氧化硅(SiO_x)、氮化硅(SiN_y)、SiO_xN_y、SiOF、Al₂O₃等等。传统上，在半导体集成电路制造中使用SiO₂和类似的氧化物来防止器件内的互连金属热扩散或电场驱动扩散所导致的器件早期失效，然而这些材料的阻挡作用较差，SiO_xN_y作为阻挡层，450℃热应力后便开始有Cu扩散入器件结构。于是，在现有技术中已经采用阻挡性能较优的非晶氢化氮化硅(a-SiN:H)材料替代SiO₂等材料。然而，随着集成电路特征尺寸的进一步缩小，工业上要求金属互连间的RC延迟要进一步的减小，由于上述氮化物或氧化物具有等于或高于SiO₂的介电常数，导致介质电容增加，于是这些材料已经受到挑战。

现有技术中已开始采用SiCN作为更优选的介质阻挡材料，与传统的介质阻挡材料相比，SiCN具有更低的介电常数，在保持同Si基良好黏附性的同时，由于该新型材料的耐高温抗腐蚀性，可在600℃或更高的工艺温度下有效阻挡Cu的扩散。但经测量现有技术采用等离子体辅助化学气相沉积方法制备的SiCN扩散阻挡层上各个部位的折射率不同，且折射率最大值和最小值之间的差值较大。这主要是由于SiCN扩散阻挡层内各组分在不同部位的分布不均匀造成的。由于低介电常数材料相对于常规介电常数材料抗击穿性更差，而内部组分分布不均的SiCN扩散阻挡层则会使其抗击穿性更糟糕，因此会很容易导致相邻互连结构之间的电击穿现象。

发明内容

本发明要解决的技术问题是提供一种SiCN扩散阻挡层制备工艺，以解决现有技术的SiCN扩散阻挡层内各组分在不同部位分布不均匀的问题。

为解决上述技术问题，本发明提供一种SiCN扩散阻挡层制备工艺，采用等离子体辅助化学气相沉积方法，反应气体为三甲基硅烷、氨气和硅烷沉积形成所述SiCN扩散阻挡层。

可选的，所述硅烷的气体流量为0～2000sccm；所述三甲基硅烷的气体流量为100～1000sccm；所述氨气的气体流量为0～2000sccm。

可选的，进行所述等离子体辅助化学气相沉积时等离子体功率为200～1000w；反应室压力为3～7torr，温度为300～400℃。

可选的，进行所述等离子体辅助化学气相沉积时通气板与硅片之间的距离为0.2～0.7英寸。

可选的，所述SiCN扩散阻挡层的厚度为50～1000埃。

本发明的SiCN扩散阻挡层制备工艺通过在反应气体中增加硅烷气体使得三甲基硅烷和氨气在反应室内分布的更加均匀，从而使得反应生成的SiCN扩散阻挡层中各个部位的组分分布都更加均匀。采用本发明方法得到的SiCN扩散阻挡层相比于采用现有技术方法得到的SiCN扩散阻挡层其厚度分布更加均匀且介电常数更低，并且最为重要的是采用本发明方法得到的SiCN扩散阻挡层在各个部位的反射率平均值同测得的最大反射率和最小反射率之间的差值非常小，且测得的最大反射率和最小反射率之差明显小于以现有技术方法制备的SiCN扩散阻挡层，由此可判断以本发明方法制备的SiCN扩散阻挡层内，各个部位的组分分布更加均匀，可有效提高SiCN扩散阻挡层的击穿电压，从而提高晶体管的性能。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面对本发明的具体实施方式做详细的说明。

本发明所述的SiCN扩散阻挡层制备工艺可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。