[发明专利]嵌入式组件基板及其制造方法

说明书

技术领域

本发明是有关于一种包括电路的基板及其制造方法，且特别是有关于一种嵌入式组件基板及其制造方法。

背景技术

半导体组件至少在某种程度上受到小尺寸的需求及工艺速度的增加的驱使而日益地越趋复杂。同时，包含这些半导体组件的电子产品被要求要更加微型化。一般来说，半导体组件封装，然后安装于一含有电路的基板上，例如一电路板。如此一来，将导致空间会被半导体封装件以及基板所占据，且基板的表面区域被半导体封装件所占据。此外，执行为分开工艺的封装、电路板制造、以及组装可能耗费额外的成本。减少半导体组件在基板上占据的空间，且简化及合并应用在半导体组件和基板上的封装、电路板制造、以及组装工艺是受到期望的。

在此背景之下，发展嵌入式组件基板及其相关制造方法的需求产生，且于此被提出。

发明内容

本发明的一方面有关于一种嵌入式组件基板。在一实施例中，嵌入式组件基板包括一半导体组件，此半导体组件包括：(a)一下表面；(b)数个侧向表面，此些侧向表面邻接于半导体组件的一周围；以及(c)一上表面，此上表面相对于下表面。嵌入式组件基板更包括一第一图案化导电层，此第一图案化导电层包括一第一电性互连件且于此第一图案化导电层中实质地侧向延伸。嵌入式组件基板更包括一第二电性互连件，此第二电性互连件自第一电性互连件的一上表面实质地垂直延伸，此第二电性互连件包括：(a)一下表面，邻接于第一表面；(b)一侧向表面；以及(c)一上表面，此上表面相对于第二电性互连件的下表面。嵌入式组件基板更包括一第一介电层，此第一介电层包括：(a)一上表面；(b)一下表面；以及(c)一第一开口，此第一开口由第一介电层的上表面延伸至第一介电层的下表面，其中第一介电层实质地覆盖半导体组件的侧向表面、半导体组件的上表面、以及至少覆盖第二电性互连件的侧向表面的一部分，且其中第二电性互连件实质地填充第一开口。嵌入式组件基板更包括一第二图案化导电层，此第二图案化导电层邻接于第一介电层的上表面以及第二电性互连件的上表面。

在另一实施例中，一形成嵌入式组件基板的方法包括提供一半导体组件，包括：(a)一下表面；(b)数个侧向表面，此些侧向表面邻接于半导体组件的一周围；以及(c)一上表面，此上表面相对于下表面。此方法更包括形成一第一图案化导电层，此第一图案化导电层包括一第一电性互连件，此第一电性互连件于第一图案化导电层中实质地侧向延伸。此方法更包括形成一第二电性互连件，此第二电性互连件自第一电性互连件的一第一表面实质地垂直延伸，第二电性互连件包括：(a)一下表面，此下表面邻接于第一表面；(b)一侧向表面；以及(c)一上表面，此上表面相对于第二电性互连件的下表面。此方法更包括设置半导体组件，使得半导体组件的上表面及下表面位于一第一平面及一第二平面之间，由第二电性互连件的上表面定义出第一平面，由第一表面定义出第二平面，使得半导体组件和第一图案化导电层为电性连接。此方法更包括形成一第一介电层，此第一介电层包括：(a)一上表面；(b)一下表面；以及(c)一第一开口，此第一开口自第一介电层的上表面延伸至第一介电层的下表面。形成第一介电层，使得第二电性互连件实质上填充第一开口，使第一介电层实质地覆盖半导体组件的侧向表面、半导体组件的上表面、以及至少覆盖第二电性互连件的侧向表面的一部分。此方法更包括形成一第二图案化导电层，此第二图案化导电层邻接至第一介电层的上表面以及第二电性互连件的上表面。

本发明的其它方面及实施例也同样被考虑在内。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。

附图说明

图1绘示依照本发明一实施例的嵌入式组件基板的示意图。

图2绘示依照本发明一实施例的嵌入式组件基板的剖面图。

图3绘示依照本发明另一实施例的嵌入式组件基板的剖面图。

图4A～4T绘示依照本发明一实施例的形成图2的嵌入式组件基板的方法。

图5A～5P绘示依照本发明另一实施例的形成图3的嵌入式组件基板的方法。

主要组件符号说明

200、300：嵌入式组件基板

202：半导体组件

204、216、232、243a、243b、254、255a、255b、262a、262b、312a、312b、320、329、332a-332d、340、346：下表面