[发明专利]双极型半导体器件和制造方法

说明书

技术领域

本说明书涉及双极型半导体器件，在一个或多个实施例中涉及IGBT及其制造方法。

背景技术

诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极型晶体管(IGBT)之类的场效应控制的开关器件已用于各种应用，包括用作电源及功率转换器、电动车、空调以及甚至立体声系统中的开关。尤其就能够开关大电流和/或以较高电压操作的功率器件而言，往往期望在传导导通状态下的低电阻。这意味着例如对于要开关的给定电流，接通IGBT两端的电压降，即集电极-发射极饱和电压VCEsat，期望是低的。另一方面，在IGBT的切断或换向期间发生的损耗往往也要保持很小以使总体损耗最小化。可以通过导通状态下的高空穴等离子体浓度来获得低VCEsat，该高空穴等离子体浓度进而易于增加开关损耗。在关断性能和VCEsat之间的权衡因此就已知的IGBT而言往往不令人满意。

出于这些及其他原因，存在对本发明的需要。

发明内容

本发明一方面涉及一种双极型半导体器件，包括：半导体衬底，包括第一表面、相对表面、被布置在第一表面和相对表面之间的第一和第二pn结；第一金属化部，被布置在第一表面上；第二金属化部，被布置在相对表面上；以及紧挨着第一pn结布置的绝缘栅电极；半导体衬底还包括空穴电流再分布结构，该空穴电流再分布结构完全嵌入在半导体衬底中并且布置在第一金属化部和第一pn结之间。

本发明另一方面涉及一种n沟道IGBT，包括：p掺杂的主体区，包括第一空穴迁移率；以及子区，完全嵌在主体区内且包括比第一空穴迁移率低的第二空穴迁移率。

本发明又一方面涉及一种平面IGBT，在垂直截面中包括：发射极电极；集电极电极，被布置在发射极电极之下；两个p型主体区；绝缘栅电极，被布置在两个主体区之上；两个p型主体接触区，每个主体接触区电连接相应主体区与发射极电极，n型漂移区，与主体区形成相应的pn结；p型集电极区，被布置在集电极电极之上；以及两个嵌入式结构，被布置在集电极区之上并且从由多孔半导体区、空腔、绝缘区和包括附加空穴散射中心的半导体区组成的群中进行选择；且其中每个嵌入式结构被布置在相应的主体接触区之下以致两个嵌入式结构的每个在水平投影中与相应的主体接触区重叠。

本发明又一方面涉及一种沟槽IGBT，在垂直截面中包括：发射极电极；p型主体区；n型漂移区，与主体区形成pn结；绝缘栅电极，被布置在延伸经过p型主体区到漂移区中的垂直沟槽中；P型主体接触区，电连接主体区与发射极电极；p型集电极区，被布置在漂移区之下；以及嵌入式结构，被布置在集电极区之上并且从由多孔半导体区、空腔和包括附加空穴散射中心的半导体区组成的群中进行选择，嵌入式结构被布置在主体接触区之下以致嵌入式结构和主体接触区在水平投影中重叠。

本发明又一方面涉及一种用于形成双极型半导体器件的方法，包括：提供半导体衬底，该半导体衬底包括主水平表面、n型第一半导体区、p型第二半导体区和pn结；形成包括第三掺杂浓度的p型第三半导体区，以致第一半导体区和第三半导体区形成在pn结之上的另外的pn结；在pn结之上形成嵌入式结构，该嵌入式结构包括比邻近半导体区的空穴迁移率低的空穴迁移率；以及形成与p型第三半导体区电接触的包括比第三掺杂浓度高的第四掺杂浓度的p型第四半导体区，以致第四半导体区和嵌入式结构被布置在相互正交且与主表面正交的两个垂直截面中。

附图说明

附图被包括以提供对实施例的进一步理解并且被包含在本说明书中并构成本说明书的一部分。附图示出了实施例并且连同描述一起用来解释实施例的原理。其他实施例和实施例的许多预期优点将容易明白，因为通过参考以下详细描述，它们变得更好理解。附图的元件不必相对于彼此按比例绘制。同样的参考数字指代对应的类似部件。

图1示出根据一个实施例的半导体器件的垂直截面。

图2以垂直截面示出根据一个实施例的半导体器件。

图3示出根据一个实施例的半导体器件的垂直截面。

图4以垂直截面示出根据一个实施例的半导体器件。

图5示出根据一个实施例的半导体器件的垂直截面。

图6示出根据一个实施例的半导体器件的垂直截面。

图7示出根据一个实施例的图1所示的半导体器件的另外的垂直截面。

图8-12以垂直截面示出根据一个或多个实施例的制造过程。

图13-14以垂直截面示出根据一个或多个实施例的制造过程。

图15-17以垂直截面示出根据一个或多个实施例的制造过程。

具体实施方式