[发明专利]SONOS工艺中5伏PMOS器件及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种SONOS工艺中5伏PMOS器件；本发明还涉及一种SONOS工艺中5伏PMOS器件的制造方法。

背景技术

目前，现有SONOS闪存因为具备高密度、大容量等优点而成为现有闪存类型的主流之一，并广泛地应用于数码相机，智能手机等电子产品中。现有SONOS闪存在电路和工艺上的优点之一是无需提供高压器件，最高工作电压即一般用于信息擦除和写入的电压可以在12伏以内，相比较浮置栅极的FLASH闪存的最高工作电压要低不少。所以现有SONOS工艺的缺点之一就是操作速度较慢，通过FN隧穿机理擦写的时间一般在几毫秒到几百毫秒。进一步提高现有SONOS闪存擦写速度的话，途径之一是减薄ONO膜的底层氧化层，其风险是数据保持能力降低。

另一个提高现有SONOS闪存操作速度的方法是增加信息擦写的电压。不过现有SONOS工艺中，此操作电压即所述信息擦写的电压的提高受到了5伏PMOS器件的源/漏PN结最高耐压即击穿电压的限制，已经采用的最高安全操作电压无法进一步提高。如果操作电压超出安全工作区域，漏电流会大大超出电路规格，漏电流同时也限制了电荷泵(Charge Pump)电路提供更高电压的能力。如图1所示，为现有SONOS工艺中5伏PMOS器件的结构示意图，现有PMOS器件形成于硅衬底上，所述硅衬底为N型硅衬底或在硅衬底上形成有N阱，有源区通过浅槽场氧即图1中所示STI隔离，现有PMOS器件包括：形成于所述有源区上的栅极结构，所述栅极结构由栅氧化层和多晶硅栅组成，在所述栅极结构的侧壁还形成有侧墙即栅侧壁。形成于所述栅极结构两侧、所述有源区中的P型源漏区即图1中所示源/漏。以及形成于所述栅极结构底部、所述P型源漏区中间的所述有源区中的N型沟道区(图1中未标示出)。所述P型源漏区和其周围有源区的N型衬底或N阱会形成源/漏PN结，现有PMOS器件中由于在源漏区中注入的硼会从有源区的硅中外扩进入旁边的浅槽场氧即浅沟槽隔离(STI)中，会造成源/漏PN结在靠近STI的一侧向上翘起，在所述STI的侧边形成较浅的结。所述源/漏PN结的翘起结构为现有5伏PMOS器件的源/漏端PN结的弱点，限制了现有5伏PMOS器件的击穿电压的提高。

所以，要提高现有SONOS闪存的操作速度的关键是提高电路的高压安全工作区域，从而给提高信息擦写的操作电压提供空间。但是如果通过引入高压工艺或者引入高压器件的方法，工艺复杂度和工艺成本将增加不少，产品性能改善带来的竞争力也会减弱。因此通过改善5伏PMOS器件的源/漏PN结的击穿电压的方法更有吸引力。

发明内容

本发明所要解决的技术问题是提供一种SONOS工艺中5伏PMOS器件，能提高5伏PMOS器件的击穿电压，从而能提高SONOS闪存的信息擦除和写入的操作电压、提高操作速度、改善SONOS闪存的性能、减少SONOS闪存的测试时间、节约测试成本。

为解决上述技术问题，本发明提供的SONOS工艺中5伏PMOS器件形成于硅衬底上，有源区通过浅槽场氧隔离。所述PMOS器件包括：形成于所述有源区上的栅极结构，形成于所述栅极结构两侧、所述有源区中的P型源漏区、以及形成于所述栅极结构底部、所述P型源漏区中间的所述有源区中的N型沟道区；其中，所述P型源漏区的在靠近所述浅槽场氧一侧的结深要比靠近所述N型沟道区一侧的结深要深。

更优选择为，所述P型源漏区由自对准源漏区和非自对准源漏区组成。所述自对准源漏区通过自对准工艺形成于所述N型沟道区边缘到所述浅槽场氧边缘间。所述非自对准源漏区的形成区域通过光刻工艺定义，所述非自对准源漏区的一侧和所述浅槽场氧边缘相邻接、所述非自对准源漏区的另一侧和所述沟道区边缘相隔一横向距离；所述非自对准源漏区的结深大于所述自对准源漏区的结深。所述非自对准源漏区通过P型离子注入形成，所述非自对准源漏区的P型离子注入的工艺条件为：注入杂质为硼或者二氟化硼、注入剂量为1e13cm^-2～5e14cm^-2、注入能量为20KeV～100KeV。

更优选择为，所述P型源漏区的靠近所述浅槽场氧一侧的结深为靠近所述N型沟道区一侧的结深的1.1倍～2倍。

为解决上述技术问题，本发明提供的SONOS工艺中5伏PMOS器件的制造方法，包括步骤：

步骤一、在硅衬底上形成浅槽场氧和有源区。

步骤二、在所述有源区中形成N型沟道区。

步骤三、在所述有源区上形成栅极结构。