[发明专利]一种动态逻辑门电路

说明书

技术领域

本发明涉及集成电路技术领域，尤其是涉及一种基于双势阱的动态逻辑门电路。

背景技术

在下一代计算机芯片设计方面研究的一个重要方向就是使计算设备具有可重构的动态逻辑体系结构的研究。现有的可重构的动态逻辑体系结构都是基于传统的可编程逻辑门阵列(FPGA)技术的，FPGA技术是对集成电路芯片上的静态的连线进行重新连接来实现不同的功能，其单个的逻辑门并不是可重构的。而传统的逻辑门电路一般是由单选择的开关电路组合而成，门电路只能预先设置好，不能进行动态的转换。现有技术也有用双选择开关电路组成的二元逻辑门电路，实现了在“与门”和“或门”之间的转换。

混沌系统可以通过利用嵌入到非线性动力系统中丰富的模式，来执行逻辑计算功能，即基于动力学系统的可重构逻辑门使用固定的电路结构，在不改变电路结构的情况下，通过改变电路参数，使动力学系统元件在不同的逻辑门之间进行转换，从而实现不同的运算功能，比如实现基本的逻辑门。

但是现有的实现可重构的动态逻辑门的方法都是基于动力学系统的(也即是通过微分或差分方程表示的数学模型，比较复杂)，不能很好地满足逻辑运算速度以及逻辑结果多样性的要求。

发明内容

本发明所要解决的技术问题在于需要提供一种可重构动态逻辑门电路，能够在多种逻辑功能之间进行动态转换。

为了解决上述技术问题，本发明提供了一种可重构动态逻辑门电路，包括第一输入端、第二输入端、第三输入端、运算电路以及输出端，其中：

所述第一输入端，用于接收输入信号；

所述第二输入端，用于接收对所述输入信号进行加权处理的加权系数，还用于接收势阱参数；

所述第三输入端，用于接收控制指令；

所述运算电路，分别与所述第一输入端、第二输入端及第三输入端相连，用于根据所述输入信号、加权系数、控制指令以及势阱参数，获得所述动态逻辑门电路的逻辑运算结果；

所述输出端，与所述运算电路相连，用于输出所述逻辑运算结果。较佳地，所述运算电路根据下式获得所述逻辑运算结果：

根据|y-k_j|与β_l，j的大小关系，输出不同的逻辑值；

其中：

I_i为第i个输入信号，M为整数且1≤M；

C_i为输入信号I_i的加权系数；

y是对输入信号进行线形加权后，所得到的加权结果；

k_j为所述控制指令；

β_l，j为所述势阱参数，用于决定所述势阱的位置和间隔，l为正整数且1≤l≤L。

较佳地，当L为偶数时，如果则I_outj＝0，否则I_outj＝1；当L为奇数时，如果或者β_L，j＜|y-k_j|，则I_outj＝0，否则I_outj＝1；其中，I_outj为第j个输出信号，j为正整数且1≤j≤N。

较佳地，在一个控制指令、两个势阱参数(即第一势阱参数和第二势阱参数)且一个输出信号时，根据下式获得所述逻辑运算结果：

根据|y-k|与β₁，β₂的大小关系，输出不同的逻辑值；所述β₁为第一势阱参数，所述β₂为第二势阱参数。

较佳地，改变所述第三输入端接收的所述控制指令，动态转换所述逻辑门电路的逻辑功能。

较佳地，改变所述第二输入端接收的所述势阱参数，动态转换所述逻辑门电路的逻辑功能。

较佳地，该逻辑门电路进一步包括：

存储器，与所述第二输入端相连，用于存储所述加权系数、势阱参数的值。

较佳地，所述运算电路包括第一电源、第二电源、第三电源、第四电源、第一放大器、第二放大器、第三放大器、第四放大器、第五放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第一二极管、第二二极管、第三二极管、第四二极管、第一肖特基二极管、第二肖特基二极管、反相器以及OR门，其中：

所述第一放大器的同相输入端经所述第四电阻，接入第一输入信号；

所述第一放大器的同相输入端经所述第三电阻，接入第二输入信号；

所述第一放大器的反相输入端经所述第一电阻，接入所述控制指令；