[发明专利]倒梯形替代栅极及倒梯形金属栅电极的制作方法

说明书

技术领域

本发明涉及半导体逻辑电路制造领域，特别涉及一种倒梯形替代栅极及倒梯形金属栅电极的制作方法。

背景技术

目前，高介电常数绝缘材料和金属栅电极将被用于制造逻辑电路器件。

为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。

现有技术中金属栅电极的形状有多种，包括垂直(vertical)栅电极、锥形(tapered)栅电极、倒梯形(reversed trapeziform)栅电极。上述形状的栅电极如图1所示。图1中高介电常数绝缘材料作为栅氧化层101，金属栅电极102位于栅氧化层101的上方。

垂直栅电极和锥形栅电极与接触孔(CT)的对准窗口都比较小，接触孔位于金属栅电极102的上方，如果栅电极的顶部较窄，则后续制作CT时，CT较难与栅电极对准，也就是说对准窗口较小。而且在后栅极制造工艺中，所述金属栅电极需要在层间介质层中填充，所述形状的金属栅电极上口较小，所以在层间介质层中难以填充，容易在填充的位置出现孔洞(void)。

因此，倒梯形栅电极显示出极大的优势，其顶部CD较大，与CT容易对准，而且顶部较大的CD开口也便于在层间介质层中填充，不会像垂直栅电极或者锥形栅电极那样在填充的位置出现孔洞。但是，现有技术很难精确的控制梯形角度，均匀性差，从而会影响栅电极的开启电压的均匀性与连贯性，使得形成的电路器件具有较差的电性。

现有技术利用后栅极工艺制作倒梯形金属栅电极的方法包括以下步骤，下面结合图2a至图2f进行说明。

步骤21、请参阅图2a，在半导体衬底200上依次沉积具有高介电常数的栅氧化层201和多晶硅层202。高介电常数的栅氧化层201可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15。

步骤22、请参阅图2b，对多晶硅层202进行刻蚀，形成倒梯形多晶硅栅极202’。

步骤23、请参阅图2c，在倒梯形多晶硅栅极202’的两侧形成侧壁层203，以所述侧壁层203和倒梯形多晶硅栅极202’为掩膜，在半导体衬底200中形成源漏区204。

步骤24、请参阅图2d，在半导体衬底200上，未形成有栅氧化层201和倒梯形多晶硅栅极202’的位置沉积层间介质层205，所述层间介质层205经过化学机械研磨(CMP)之后的高度与倒梯形多晶硅栅极202’齐平。

步骤25、请参阅图2e，去除倒梯形多晶硅栅极202’。

步骤26、请参阅图2f，在去除倒梯形多晶硅栅极202’的位置沉积形成倒梯形金属栅电极206。沉积时该金属栅电极材料还会覆盖层间介质层205的表面，然后通过CMP，对层间介质层205表面上的金属栅电极材料进行抛光，最终形成倒梯形金属栅电极206。其中，作为金属栅电极的材料可以为钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)中的任意两种或者三种的组合。

需要说明的是，形成倒梯形多晶硅栅极是形成倒梯形金属栅电极的关键，上述步骤22中，形成倒梯形多晶硅栅极，采用直接刻蚀的方法形成，由于刻蚀技术的限制，很难控制形成理想的形状，容易形成底切，因此使得最终的倒梯形金属栅电极也具有如此的缺陷，从而影响到其工作时的性能。

发明内容

有鉴于此，本发明解决的技术问题是：如何形成理想形状的倒梯形金属栅电极。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种倒梯形替代栅极的制作方法，该方法包括：

在半导体衬底上依次沉积栅氧化层、第一氮化层和氧化层；

对所述氧化层进行刻蚀形成矩形沟槽，所述矩形沟槽底露出第一氮化层表面；

沉积第二氮化层，所述第二氮化层覆盖矩形沟槽的底部、侧壁和所述氧化层；

对所述第二氮化层和第一氮化层依次进行刻蚀形成倒梯形沟槽，所述倒梯形沟槽底露出栅氧化层表面；