[发明专利]依据数据动态供电的随机存取存储器

说明书

技术领域

本发明涉及一种随机存取存储器，且特别涉及一种以列为基础而对同一列静态存储单元中的两个反相器分别进行独立供电控制以兼顾读写性能的随机存取存储器。

背景技术

随机存取存储器，譬如说是静态随机存取存储器，是现代电子系统最重要的建构组件之一。缩减随机存取存储器的布局面积、降低随机存取存储器工作电压以改善功耗散结构则是现代随机存取存储器的发展趋势。

随机存取存储器设有多个循列(column)、行(row)排列为矩阵的存储单元，各存储单元储存一位数据以供存取。举例来说，基本的六晶体管(6transistors，6T)静态存储单元中有两个反相器与两个网关晶体管，各反相器分别由一对互补晶体管形成。其中，一反相器的输出端耦接另一反相器的输入端，形成闩锁数据的闩锁架构；而两反相器的输出端可视为一对数据节点，分别以差动形式记录一位的数据与其反相。在同一列的各个存储单元中，每一存储单元的一对数据节点分别经由一网关晶体管而各自耦接同一对位线中的其中之一。在同一行的存储单元中，每一存储单元的网关晶体管则于栅极耦接同一字符线，使各网关晶体管根据字符线的电压控制对应数据节点与对应位线间的导通。另外，也有五晶体管(5transistors，5T)的存储单元与八晶体管(8transistors，8T)的存储单元。五晶体管存储单元中只设置一个网关晶体管，同一列的各个存储单元仅经由单一位线存取。八晶体管的存储单元用以实现偶端口(dual-port)或双端口(two-port)随机存取存储器，各存储单元可由两对位线进行存取。八晶体管存储单元中设有两对网关晶体管，每一对网关晶体管依据同一对字符线的电压而分别控制两数据节点是否导通至一对对应的位线。

随机存取存储器对存储单元的存取运作可描述如下。当要读取某一存储单元的数据时，对应的位线会先被预充电至逻辑1的高电压。读取启始时，存储单元的一个数据节点会被对应的网关晶体管导通至该位线；若该数据节点储存的是低电压的逻辑0，该位线的电压就会被存储单元中的反相器拉低，以反映逻辑0的数据内容。当读取尚未开始时，网关晶体管未导通，该数据节点是由反相器中的n沟道金属氧化物半导体晶体管导通至低电压以储存逻辑0。不过，当读取启始后，由于该数据节点会另行被网关晶体管导通至高电压的位线，该数据节点的电压会因此而升高。等效地说，当在读取开始进行时，网关晶体管与反相器中的n沟道金属氧化物半导体晶体管会以该数据节点作为分压点而在逻辑1高电压与逻辑0低电压间进行分压。若该数据节点的电压被拉升过高，就会超过存储单元闩锁架构的跳脱电压(trip voltage)而被存储单元误认为逻辑1，并经由闩锁电路的回馈机制错误地将该数据节点的数据由逻辑0翻转为逻辑1。为了防止在读取数据时引发错误的数据翻转，在实现存储单元时通常会采用一个较弱(沟道较长或窄、导通程度较差，源极与漏极间导通电阻较大)的网关晶体管；如此一来，当在读取进行时，反相器中的n沟道金属氧化物半导体晶体管相对具有较低的电阻，能使该数据节点的电压比较接近逻辑0的低电压，并与跳脱电压保持较大的噪声裕度(margin)。