[发明专利]一种基于CPLD/FPGA的旋变编码器用SSI数据发送器无效
| 申请号： | 201010296090.5 | 申请日： | 2010-09-29 |
| 公开（公告）号： | CN102023625A | 公开（公告）日： | 2011-04-20 |
| 发明（设计）人： | 邹凤欣;高增雪;王敏;杨溪林 | 申请（专利权）人： | 北京金自天正智能控制股份有限公司 |
| 主分类号： | G05B19/418 | 分类号： | G05B19/418 |
| 代理公司： | 北京永创新实专利事务所 11121 | 代理人： | 官汉增 |
| 地址： | 100070 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 cpld fpga 编码 器用 ssi 数据 发送 | ||
【权利要求书】：
1.一种基于CPLD/FPGA的旋变编码器用SSI数据发送器，其特征在于：采用CPLD/FPGA为基本的硬件平台，主要包含RD控制器、SSI通讯接口、FIFO和RD解码器，所述RD控制器控制通过数据总线，连接在RD解码器和FIFO之间，RD解码器采集旋转变压器的角位移信息，并通过RD控制器暂时存储到FIFO中，SSI通讯接口用于连接上位机和FIFO，根据上位机发出的SSI同步脉冲时钟信号的特征，将FIFO中存储的角位移信息发送给上位机。
2.根据权利要求1所述的基于CPLD/FPGA的旋变编码器用SSI数据发送器，其特征在于：所述的SSI通讯接口主要由控制逻辑、边沿检测逻辑、并行数据寄存器、选择器和计时器构成，其中，边沿检测逻辑用于检测来自上位机的工业编码器用SSI同步脉冲时钟信号的上升沿和下降沿；控制逻辑根据边沿检测逻辑检测到的同步时钟脉冲信号的各种特征信息来控制选择器将并存数据寄存器中的数据发送出去；计时器根据边沿检测逻辑检测到的SSI同步时钟脉冲信号的各种特征产生控制逻辑的状态切换信息；并行数据寄存器用于暂存RD控制器采集的角位移置信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京金自天正智能控制股份有限公司，未经北京金自天正智能控制股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010296090.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：液晶面板母板及其制作方法
- 下一篇：一种起纱器
