[发明专利]感光结构的制造方法

说明书

技术领域

本发明是有关于一种感光电路的制造方法，且特别是有关于一种感光结构的制造方法。

背景技术

半导体工艺在电子装置应用愈来愈广的情形下，将各种不同的组件予以整合于同一芯片上，已经是主流趋势。诸如光感测组件、主动组件电路、微结构等等，均可在分开进行光感测主动组件工艺与微结构工艺后，整合于同一基材上。如此的制造方法又称为系统级封装(System-in-Package；SIP)。

另一种已知工艺是在形成光感测组件及主动组件电路后，再进行微结构的工艺，再进行主动组件电路的金属化工艺而完成晶片层级(wafer level)的系统，并在将晶片切割为芯片后，进行封装完成芯片的制造。在微结构制造过程中，通常采用反应性离子蚀刻(RIE)的等离子蚀刻方式形成微结构中，可移动的构件或部分。但是，上述方式所形成的微结构的轮廓(profile)并不理想。并且，反应性离子蚀刻所需设备昂贵。此外，微结构形成后，在进行芯片封装之前，环境中的微粒或污染物可能掉落至微结构中，使其无法运作。

因此，如何设计一个新的感光结构的制造方法，以克服上述的缺失，乃为此一业界亟待解决的问题。

发明内容

因此，本发明的目的在于提供一种感光结构的制造方法，克服现有技术的缺陷。

本发明的一实施方式是在提供一种感光结构的制造方法，包含下列步骤：(a)形成电路层于第一基板的上表面，其中第一基板包含至少一光感测组件，电路层包含至少一组件结构及至少一释放特征结构，且释放特征结构由金属材料形成，并形成于部分的光感测组件及组件结构上；(b)覆盖第一滤光层于电路层的部分区域上；以及(c)通过湿蚀刻工艺移除释放特征结构。

依据本发明一实施例，其中形成电路层的步骤包含形成互补式金属氧化物半导体组件及/或双载子互补式金属氧化物半导体组件。其中形成互补式金属氧化物半导体组件及/或双载子互补式金属氧化物半导体组件时包含形成释放特征结构。

依据本发明另一实施例，在步骤(a)还包含形成保护层于电路层上，其中保护层不覆盖释放特征结构。在步骤(c)前还包含形成抗蚀刻层于第一滤光层上保护层上。在步骤(c)后还包含配置第二基板于电路层上方以及第一滤光层上。其中第二基板为玻璃基板或硅基材，且具有为约50μm至约500μm的厚度。第二基板包含第二滤光层，以置于电路层及第一滤光层的部分区域上。

依据本发明又一实施例，其中释放特征结构形成于组件结构上并围绕组件结构的周围部分，以贯穿电路层，在通过湿蚀刻工艺移除释放特征结构后，还包含：曝露出第一基板的上表面于曝露出第一基板的上表面后还包含一步骤：非等向性蚀刻第一基板的上表面的部分。在步骤(c)后还包含下列步骤：(d)形成孔洞于第一基板的下表面，以曝露出对应于连接垫下方的电路层；(e)填充高分子材料于孔洞中；以及(f)移除第一基板对应于微机电结构下的部分，以释放微机电结构。在步骤(e)后及步骤(d)前还包含一步骤：研磨第一基板的下表面，以减少第一基板的厚度。

依据本发明再一实施例，其中释放特征结构形成于组件结构或光感测组件上并穿透电路层的一深度，在通过湿蚀刻工艺移除释放特征结构后，还包含：曝露电路层对应深度的部分。

依据本发明更具有的一实施例，其中组件结构实质上为微光机电结构。

依据本发明再具有的一实施例，其中形成保护层的步骤包含形成氧化物层。湿蚀刻工艺使用包含硫酸及过氧化氢的蚀刻剂。

依据本发明一实施例，非等向性蚀刻包含深式反应离子蚀刻步骤。非等向性蚀刻第一基板的上表面的部分的步骤，包含形成凹陷部于第一基板，且凹陷部的深度为约5μm至约60μm。

依据本发明一实施例，其中非等向性蚀刻包含一反应离子蚀刻步骤。

依据本发明另一实施例，其中非等向性蚀刻包含一反应离子蚀刻步骤以及一深式反应离子蚀刻步骤。

依据本发明又一实施例，在步骤(f)后还包含下列步骤：(g)形成第三基板于第一基板下；(h)形成连接孔，以贯穿第三基板、高分子材料以及电路层，以通过连接孔曝露出连接垫；(i)形成导电层于连接孔的侧壁上，以与连接垫相连接；以及(j)形成连接导体凸块于导电层上。其中连接垫电性连接于组件结构，以使组件结构通过连接垫、导电层以及连接导体凸块与外部电路连接。连接垫亦可电性连接于互补式金属氧化物半导体组件及/或双载子互补式金属氧化物半导体组件，以使互补式金属氧化物半导体组件及/或双载子互补式金属氧化物半导体组件通过连接垫、导电层以及连接导体凸块与外部电路连接。