[发明专利]检错比特并行脉动阵列移位多项式基乘法器

权利要求书

1.一种检错比特并行脉动阵列移位多项式基乘法器，针对不可约三项式构造的有限域GF(2^m)设计，其特征是：所述检错比特并行脉动阵列移位多项式基乘法器由外围转化组件、比特并行脉动阵列Toeplitz矩阵-向量乘法器组件和并行校验电路三部分组成：

所述外围转化组件，在移位多项式基表示下，将待乘两元中的一元经异或逻辑运算得到Toeplitz矩阵的生成向量，进而将有限域乘法转化为GF(2)上的Toeplitz矩阵-向量乘法；

所述比特并行脉动阵列Toeplitz矩阵-向量乘法器组件，用于计算Toeplitz矩阵-向量乘法，在外围转换组件实现有限域乘法转换为Toeplitz矩阵-向量乘法基础上，输出有限域乘法结果；

所述并行校验电路，结合给出的Toeplitz矩阵-向量乘法，利用汉明码编码理论，实现比特并行脉动阵列Toeplitz矩阵-向量乘法器组件的并行校验功能，最终对有限域乘法结果检错。

2.根据权利要求1所述的检错比特并行脉动阵列移位多项式基乘法器，其特征是：所述外围转化组件，通过下述步骤，将有限域乘法A·B转化为GF(2)上特殊的Toeplitz矩阵-向量乘法：

在移位多项式基M＝{x^-k，x^-k+1，...，x^m-k-1}表示下，

待乘两元为

其乘法结果C为：

C=A·B=Σi=0m-1aixi-kB]]>

=(x-kB,...,x-1B,B,xB,...,xm-k-1B)(a0,a1,...,am-1)T]]>

=(x-kB,...,x-1B,B,xB,...,xm-k-1B)aT]]>

令xⁱB＝M′H_i(-k≤i≤m-1-k)和C＝M′c^T(M′＝{1，x，...，x^m-k-1，x^-k，x^-k+1，...，x^-1})，

其中H_i，c^T分别表示xⁱB和C关于M′的列向量表示，则得到

C＝M′(H_-k，...，H_-1，H，H₁，...，H_m-k-1)a^T

                                             (1)

 ＝M′Ha^T

这里H表示m×m阶矩阵H＝[h_i，j|0≤i≤m-1，0≤j≤m-1]，且不难验证矩阵H满足常对角性质h_i，j＝h_i+1，j+1，即H为Toeplitz矩阵，记为

由于Toeplitz矩阵H完全由第一列向量T₁＝(T₀，t₁，...，t_m-1)和最后一列向量T₂＝(h_m-1，...，h₁，h₀)决定，我们称其为矩阵H的生成向量，

且由(1)式计算可知

T₁＝(b_2k，...，b_m-1，b₀，...，b_k-1，b₀+b_k，b₁+b_k+1，...，b_k-1+b_2k-1)

T₂＝(b_k+1+b_2k+1，...b_m-k-1+b_m-1，b_m-k+b₀，...，b_m-1+b_k-1，b₀+b_k，b_k+1，b_k+2，...，b_2k-1，b_2k)  (2)

据(1)式看出，有限域乘法A·B等价于Toeplitz矩阵-向量乘法Ha^T，且由(2)知由B得到此Toeplitz矩阵生成向量T₁，T₂只是异或逻辑运算。