[发明专利]一种芯片和一种芯片并行测试的方法

权利要求书

1.一种芯片，其特征在于，包括：

多个并口；

接口转换单元，包括多个接口，其中，所述接口与所述多个并口相连，且所述接口与测试机台的探针一一对应相连，包括：

串行接收模块，用于串行接收来自所述测试机台的测试数据；及

并行输入模块，用于在接收完毕后，将所述测试数据并行输入至所述多个并口；

处理单元，用于针对所述多个并口的测试数据，处理得到相应的处理数据；及

并转串输出单元，用于将所述多个并口的处理数据，通过并转串的方法输入至所述接口转换单元；

所述接口转换单元还包括：

串行输出模块，用于将所述处理数据，串行输出至所述测试机台。

2.如权利要求1所述的芯片，其特征在于，所述接口转换单元包括移位寄存器；

所述测试数据为二进制码；

所述串行接收模块，具体用于在时钟的控制下，将所述二进制码由高到低或者由低到高逐位移入所述移位寄存器。

3.如权利要求2所述的芯片，其特征在于，多个移位寄存器与所述多个并口一一对应，其中，第一个移位寄存器用于存储所述串行接收模块接收的二进制码；

所述并行输入模块包括：

转移子模块，用于在时钟的控制下，将某一并口的二进制码从所述第一个移位寄存器，转移至相应的移位寄存器；

输入子模块，用于将所述多个移位寄存器的二进制码，并行输入至相应的并口。

4.如权利要求1所述的芯片，其特征在于，所述并转串输出单元包括：

第一并行输入模块，用于将所述多个并口的处理数据，并行输入至并口寄存器；

第一串行输出模块，用于将所述并口寄存器中的处理数据，串行输出至所述接口转换单元。

5.一种芯片并行测试的方法，其特征在于，包括：

接口转换单元串行接收来自测试机台的测试数据，其中，所述接口转换单元位于待测芯片内部，其包括多个接口，所述接口与所述多个并口相连，且所述接口与测试机台的探针一一对应相连；

在接收完毕后，将所述测试数据并行输入至所述多个并口；

针对所述多个并口的测试数据，处理得到相应的处理数据；

将所述多个并口的处理数据，通过并转串的方法输出至所述接口转换单元；

所述接口转换单元将所述处理数据，串行输出至所述测试机台；

依据所述处理数据，得到该待测芯片的测试结果。

6.如权利要求5所述的方法，其特征在于，所述接口转换单元包括移位寄存器；

所述测试数据为二进制码；

所述串行接收步骤为，在时钟的控制下，将所述二进制码由高到低或者由低到高逐位移入所述移位寄存器。

7.如权利要求6所述的方法，其特征在于，多个移位寄存器与所述多个并口一一对应，其中，第一个移位寄存器用于存储所述串行接收的二进制码；

所述并行输入步骤包括：

在时钟的控制下，将某一并口的二进制码从所述第一个移位寄存器，转移至相应的移位寄存器；

将所述多个移位寄存器的二进制码，并行输入至相应的并口。

8.如权利要求5所述的方法，其特征在于，所述通过并转串的方法输入至所述接口转换单元的步骤，包括：

将所述多个并口的处理数据，并行输入至并口寄存器，其中，所述并口寄存器位于所述待测芯片内部；

将所述并口寄存器中的处理数据，串行输出至所述接口转换单元。