[发明专利]集成电路及三维堆叠的多重芯片模块

说明书

技术领域

本发明涉及一种集成电路，特别涉及一种硅通孔电极(through silicon via，TSV)接线结构。

背景技术

一般来说，打线接合(wire bonding)为一种在集成电路(integrated circuit，IC)与含有IC的封装体之间形成连接或直接与印刷电路板形成连接的方法。在打线接合工艺中，接线用以自IC的焊盘及封装体上形成电性连接。接线可由金、铝、铜、或其合金等所构成。打线接合工艺通常认为是具有成本效益及弹性的，而使用于组装相当多的半导体封装。

用以将IC连接至外部电路或其他IC的另一技术为倒装芯片(flip chip)工艺。在倒装芯片工艺中，IC通过设置于芯片焊盘上的焊料凸块(solderbump)而连接至其他电路，例如外部电路或其他IC。焊料凸块可在进行晶片工艺期间设置于半导体晶片顶侧的芯片焊盘上。接着倒置IC(因而称作倒装芯片)使其上表面向下，接着经过焊接而完成IC与外部电路或其他IC之间的内连接。倒装芯片技术利用焊料凸块取代了打线接合技术中的接线，以作为外部信号连接及电源连接。由于焊料凸块的使用而免除了又长又高阻值的接线，因此有助于大幅降低出现于打线接合用于高功率产品中的电流电阻(current-resistance，IR)压降效应。信号及电源可配送于具有堆叠连接窗(via)结构的倒装芯片集成电路中。

发明内容

本发明的目的在于克服现有技术中的缺陷。

在本发明一实施例中，一种集成电路，包括：一基底，具有一上表面及一下表面，其中一电路形成于上表面上；多个焊盘，形成于下表面的周边，其中焊盘中的一第一次组焊盘经由多个硅通孔电极而电性耦接至上表面上的电路；以及一背侧金属层，形成于下表面上且电性耦接至焊盘中的一第二次组焊盘，背侧金属层配送由第二次组焊盘所提供的电子信号。

在本发明另一实施例中，一种集成电路，包括：一基底，具有一上表面及一下表面，其中一电路形成于上表面上；一第一焊盘，设置于下表面上，其中第一焊盘经由一硅通孔电极而电性耦接至上表面上的电路；以及一背侧金属层，设置于下表面上且电性耦接至设置于下表面上的一第二焊盘，背侧金属层配送由第二焊盘所提供的一信号。

在本发明又一实施例中，一种三维堆叠的多重芯片模块，包括：一第一集成电路及一第二集成电路其中第一集成电路贴合至第二集成电路。第一集成电路，包括一第一基底，其具有一第一上表面及一第一下表面，其中一第一电路形成于第一上表面上。第二集成电路，包括：一第二基底，具有一第二上表面及一第二下表面，其中一第二电路形成于第二上表面上；多个焊盘，形成于第二下表面的周边，其中焊盘中的一第一次组焊盘经由多个硅通孔电极而电性耦接至第二上表面上的第二电路；以及一背侧金属层，形成于第二下表面上且电性耦接至焊盘中的一第二次组焊盘，背侧金属层配送由第二次组焊盘所提供的电子信号。

本发明由于硅通孔电极接线结构而使设计周期与制造良率都有显著的改善。

附图说明

图1示出根据一集成电路剖面示意图。

图2a示出第一系统单芯片的剖面示意图。

图2b示出第二系统单芯片的剖面示意图。

图2c示出第三系统单芯片的剖面示意图。

图3a示出公知电源供应网路(power mesh)平面示意图。

图3b示出一集成电路剖面示意图，其中集成电路使用公知电源供应网路。

图4a示出一集成电路底视平面示意图。

图4b示出用于一集成电路中电源配送的栅网矩阵排列平面示意图。

图4c示出用于一集成电路，其中信号至集成电路的内部电路的配送是通过硅通孔电极。

图5a示出用于一集成电路中电源配送的栅网矩阵排列分划平面示意图。

图5b示出用于一集成电路中电源配送的栅网矩阵排列分划平面示意图。

其中，附图标记说明如下：

公知

400～电源供应网路；

405～第一网路；

410～第二网路；

415～第一网线；

416～第二网线；

420～电源焊盘；

450～集成电路；

455、465～焊料凸块；

460～电源布线；

470～信号布线；

实施例

200～集成电路；

205～电源通孔电极结构；

206～信号通孔电极结构；

207～第一导电焊盘；

208～内部金属布线；

209～导电构件；