[发明专利]二维网状片上网络系统

说明书

技术领域

本发明属于集成电路技术领域，涉及多内核处理器芯片片上网络的结构，可用于处理多媒体技术或无线应用等产生的大规模数据。

背景技术

片上网络NoC是把互连网络用于片上系统设计，解决片上组件之间的通信问题。与传统结构如总线结构、交叉开关结构相比，具有可靠性高、扩展性强，功耗低的优点。

传统的二维网状片上网络结构规则、简单易于实现，并具有良好的复用性，因此二维网状网络是目前研究中最常用的片上网络结构，其结构如图1所示。它的每一个路由节点与四个相邻的路由节点和一个内核相连；每个路由节点为一个交换开关S；每一个内核中，二级缓存器L2与处理单元PE、一级缓存器L1、网络适配器NI集成在一起。

交换开关S，其结构如图2所示，该交换开关S由North、South、East、West四个I/O端口，处理单元接入端口PE port，五个多路选择器MUX，五个选择单元，五个先进先出队列Queue和一个交叉开关阵列组成。North、South、East、West四个I/O端口，处理单元接入端口PE port均由输入端口和输出端口两部分组成。输入端口与该输入端口的先进先出队列Queue相连；输出端口与该输出端口方向的多路选择器MUX相连；多路选择器MUX同时和该多路选择器MUX方向上的选择单元相连；多路选择器MUX又通过交叉开关阵列和其他所有多路选择器方向的多路选择器MUX、先进先出队列Queue相连。

该交换开关S把数据从一个输入端口传输到一个或多个输出端口，实现片上网络的数据传输。数据传输过程为：数据从某个输入端口输入，先进先出队列Queue对输入数据进行缓存；然后由交叉开关阵列确定传输路径；接着多路选择器MUX在选择单元的控制下选择传输来的数据；最后被选择的数据经输出端口输出。

根据Pande’s性能模型，建立处理单元PE之间写/读操作的片上网络传输延时模型：

写操作：如图3(a)所示，当第i个处理单元PE_i向第j个处理单元PE_j写数据时，PE_i首先向PE_j发送写请求，然后PE_j响应该请求，接着PE_i开始向PE_j写数据。因此PE_i写操作的片上网络的传输延时T noc write可以用如下公式表示：

T_noc write＝T_h+T_S+T_C+T_W＝Ht_r+L/b+T_C+T_W

式中，T_h，T_s，T_c，T_W分别是头部延迟，序列延迟，通信延迟和响应时间，H是跳数，t_r是路由延迟，L是包长，b是带宽。

读操作：如图3(b)所示，当第i个处理单元PE_i从第j个处理单元PE_j读数据时，PE_i首先向PE_j发送读请求，然后PE_j响应该请求，接着PE_j开始向PE_i发送数据。因此PE_i读操作的片上网络的传输延时T noc read可以用如下公式表示：

T_noc read＝2T_h+T_S+2T_C+T_W＝2Ht_r+L/b+2T_C+T_W

式中，T_h，T_s，T_c，T_W分别是头部延迟，序列延迟，通信延迟和响应时间，H是跳数，t_r是路由延迟，L是包长，b是带宽。

传统的二维网状片上网络系统中，由于处理单元PE请求过于集中造成拥塞，并且系统需要等待处理单元PE对写/读请求进行响应，通信延迟T_c和响应时间T_W大，造成片上网络的传输延时和功耗大，特别是在处理大规模数据时，延时和功耗大的问题尤为明显，无法满足系统在短时间内及时处理大量数据的要求。

发明内容