[发明专利]带有带隙基准结构的欠压锁存电路

说明书

技术领域

本发明涉及一种电源的保护电路，具体涉及一种欠压锁存电路，特别适用于电源管理集成电路中使用。

背景技术

随着集成电路技术的发展，人们对电源管理芯片的开关频率、传输延迟、稳定性、功耗等各种要求越来越高，以保证电源在电压波动的情况下能够可靠的工作。

一般的电源芯片上电启动时，电源会通过输入端的等效电阻和电容对其充电，使得电源芯片的电压逐步上升，直到电压上升到芯片的开启电压时电路正常工作。然而若系统的负载电流较大，有可能把电路的电压拉低到开启电压以下，出现一开启就关断的情况。为了保证电路正常进入启动状态并且稳定工作，同时也为了电路工作时电源电压的波动不会对整个电路和系统造成损害，一般使用所谓的欠压锁存（UVLO，Under Voltage Lock Out）电路对电源电压进行实时监控和锁存。

绝大多数芯片的UVLO电路结构是由电源分压电路、带隙基准电路、比较器（电压比较触发器）和数字逻辑组成，如附图1所示。

 VCC通过分压电路产生的分压信号V_A与带隙基准电路产生的稳定信号（代表V_on和V_off相对于分压信号相同的分压比例）进行迟滞比较：

当V_CC由低到高变化时，若V_CC<V_on，则UVLO为“1”；

若V_CC>V_on，则UVLO为“0”。

当V_CC由高到低变化时，若V_CC>V_off，则UVLO为“0”；

若V_CC<V_off，则UVLO为“1”。

电压特性曲线如附图2所示。

实现图1中的带隙基准电路和电压比较触发器电路的方法有很多种，但是绝大多数方法都是把它们当作分立模块对待，先利用成熟的带隙基准技术和电压比较技术做出相应的模块，再把它们拼接到一起。

这些方法中存在的问题主要是：

(1)虽然带隙基准电路可以在电源电压正常变化范围内产生一个精准的参考电压值，但是这不是说带隙基准电路正常工作对电源电压没有要求。任何过大或者过小的电源电压都不会使得带隙基准电路产生正确的电压值以供比较器参考，这势必会对欠压锁存功能产生重大影响。

 (2)通常用CMOS工艺实现比较器，虽然功耗较低，但是响应速度不高，这会影响芯片的可靠性。

 (3)电路占用面积过大，在实现整个功能时，需要分别制作电阻分压电路、带隙基准电路、比较器电路和数字逻辑电路，不利于成本的降低，同时功耗也相对较高。

发明内容

本发明目的是提供一种带有带隙基准结构的欠压锁存电路，通过改进电路结构，提高芯片的可靠性，节省芯片面积。

为达到上述目的，本发明采用的技术方案是：一种带隙基准比较器，由带隙基准结构和负载构成，所述带隙基准结构由第一三极管、第二三极管、第一电阻和第二电阻构成，第一三极管和第二三极管的基极连接构成比较电压输入端，第一三极管的发射极经第一电阻连接第二三极管的发射极，第二三极管的发射极经第二电阻接地，所述负载包括三对镜像电流源，第一镜像电流源的电流源支路串联在电源和第一三极管的集电极之间，第二镜像电流源的电流源支路串联在电源和第二三极管的集电极之间，第三镜像电流源的电流源支路串联在第一镜像电流源的镜像支路与地之间，第三镜像电流源的镜像支路串联在第二镜像电流源的镜像支路与地之间，第二镜像电流源镜像支路与第三镜像电流源镜像支路的连接点为带隙基准比较器的输出端。