[发明专利]多核处理器的数据管理方法及装置

说明书

技术领域

本发明涉及处理器领域，特别涉及一种多核处理器的数据管理方法及装置。

背景技术

随着信息技术的发展，对计算机处理器的处理运算能力的需求越来越高，传统的单核处理器已经无法满足需要，因此多核处理器(multi-core processor)和众核处理器(many-core processor)逐渐得到了广泛应用。多核处理器是指在一个处理器中集成两个或两个以上的处理器内核，通过在各个内核之间划分任务，实现了多个处理器内核的并行运行，从而提高了整个处理器的运算处理能力。

多核处理器可以分为同构多核处理器(homogeneous multi-core processors)和异构多核处理器(heterogeneous multi-core processors)，其中，同构多核处理器中包含多个结构相同的处理器核心，而异构多核处理器中包含多个结构不同的处理器核心。在异构多核处理器中，由于不同的处理器核心的结构和/或指令集存在差异，使得能够对处理进程进行分工，将不同的任务分配至不同的处理器核心上执行，提高执行效率。

申请号为200810039567.4的中国专利申请中公开了一种基于可配置处理器及指令集扩展的异构多核处理器，图1示出了该异构多核处理器的结构示意图，包括：片上总线100、全能核/基本核101、第一扩展核102、第二扩展核103、仲裁器104和共享内存105，其中，全能核/基本核101中基本核和全能核是互斥的，在一个异构系统中仅能存在一个基本核或一个全能核，所述基本核包括基本指令集，用于执行操作系统和应用程序中没有进行过指令扩展优化的部分，并负责核间通信的控制；所述全能核包括所有指令集；所述第一扩展核102和第二扩展核103包括基本指令集，另外包括扩展指令集，用于执行应用程序中进行了指令扩展优化的部分，也可以执行程序中未进行指令扩展优化的部分，每一个扩展核只包含一种扩展指令集。上述异构多核处理器中的各处理器核心都通过片上总线100连接，片上总线100通过一个仲裁器104连接到共享内存105上，所述片上总线100用于处理器核心间的通信，所述仲裁器104用于控制各存储器核对共享内存105的访问。上述异构多核处理器包括多个不同的扩展核构成异构，分别包括不同的扩展指令，根据应用程序的特点，将程序中的不同部分分配到相应的扩展核上，提高了执行效率。但是，该技术方案中的每个扩展核对所述内存105的读写过程是相互独立的，若在一运算处理过程中，多个扩展核都需要频繁的对所述内存105进行读写，则所述片上总线100会产生大量的总线冲突，使得数据的读写效率较低。

发明内容

本发明的目的是提供一种多核处理器的数据管理方法及装置，提高数据的读写效率。

为解决上述问题，本发明提供了一种多核处理器的数据管理方法，所述多核处理器包括处理器核心阵列和处理器核心互连结构，所述处理器核心阵列包括多个处理器核心，所述处理器核心包括具有多个存储单元的核内存储器，所述处理器核心互连结构用于所述处理器核心阵列中任意两处理器核心间的通信，所述多核处理器的数据管理方法包括：

对所述处理器核心的核内存储器的存储单元分配存储地址；

根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输。

可选的，还包括：根据所述存储单元的存储地址在多个处理器核心的核内存储器之间进行数据传输。

可选的，所述对所述处理器核心的核内存储器的存储单元分配存储地址包括：将所述多个处理器核心排序，对所述排序的处理器核心的核内存储器的存储单元进行连续编址，其中，同一处理器核心的核内存储器中存储单元的存储地址相连续，后一处理器核心的核内存储器中第一个存储单元的存储地址与前一处理器核心的核内存储器中最后一个存储单元的存储地址相连续。

可选的，所述根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输包括：从所述主存的多个主存单元中获取多个数据单元，将所述多个数据单元存储于预定处理器核心的核内存储器的连续多个存储单元中。

可选的，所述根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输包括：从预定处理器核心的核内存储器的连续多个存储单元中获取多个数据单元，将所述多个数据单元存储于所述主存的多个主存单元中。