[发明专利]整合转换器的半导体组件及其封装结构

权利要求书

1.一种整合转换器的半导体组件，其特征在于，包括：

一半导体基底，该半导体基底定义有一高侧晶体管组件区以及一低侧晶体管组件区，且该半导体基底具有一第一导电类型；

一高侧晶体管组件，设于该高侧晶体管组件区内，且该高侧晶体管组件包括：

一高侧基体掺杂区，设于该高侧晶体管组件区的该半导体基底内，且该高侧基体掺杂区具有一第二导电类型；

一轻漏极掺杂区，设于该高侧基体掺杂区内，且该轻漏极掺杂区具有该第一导电类型；

一漏极掺杂区，设于该轻漏极掺杂区内，且该漏极掺杂区具有该第一导电类型；

一高侧源极掺杂区，设于该轻漏极掺杂区一侧的该高侧基体掺杂区内，且该高侧源极掺杂区具有该第一导电类型；以及

一高侧栅极导电层，设于该轻漏极掺杂区与该高侧源极掺杂区之间的该高侧基体掺杂区上；

一高侧漏极金属层，设于该高侧晶体管组件区的该半导体基底上，且电性连接该漏极掺杂区；

一高侧栅极金属层，设于该高侧晶体管组件区的该半导体基底上，且电性连接至该高侧栅极导电层；

一共同金属层，设于该半导体基底下，且电性连接该高侧源极掺杂区与该半导体基底；

一低侧晶体管组件，设于该低侧晶体管组件区内，且该低侧晶体管组件具有一栅极、一源极以及一漏极，其中该半导体基底作为该低侧晶体管组件的该漏极；

一低侧源极金属层，设于该低侧晶体管组件区的该半导体基底上，且电性连接该低侧晶体管组件的该源极；

一低侧栅极金属层，设于该低侧晶体管组件的该半导体基底上，且电性连接该低侧晶体管组件的该栅极；以及

一第一层间介电层，设于该半导体基底与该高侧漏极金属层以及该低侧源极金属层之间。

2.如权利要求1所述的半导体组件，其特征在于，另包括一高侧源极金属层，设于该高侧晶体管组件区的该第一层间介电层上，且电性连接该半导体基底与该高侧源极掺杂区。

3.如权利要求2所述的半导体组件，其特征在于，另包括：

一第一接触插塞，贯穿该第一层间介电层，且电性连接该高侧源极金属层与该半导体基底；以及

一第二接触插塞，贯穿该第一层间介电层与该高侧源极掺杂区，且电性连接该高侧源极金属层与该高侧源极掺杂区。

4.如权利要求3所述的半导体组件，其特征在于，另包括一第三接触插塞，贯穿该第一层间介电层与该漏极掺杂区，且电性连接该高侧漏极金属层、该漏极掺杂区与该轻漏极掺杂区。

5.如权利要求4所述的半导体组件，其特征在于，另包括一第二层间介电层，设于该第一层间介电层上，且电性隔离该高侧漏极金属层与该第一接触插塞以及该第二接触插塞，以及电性隔离该高侧源极金属层与该第三接触插塞。

6.如权利要求1所述的半导体组件，其特征在于，另包括：

一第二接触插塞，贯穿该第一层间介电层、该高侧源极掺杂区以及该高侧基体掺杂区，且电性连接该高侧源极掺杂区与该半导体基底；以及

一第三接触插塞，贯穿该第一层间介电层与该漏极掺杂区，且电性连接该高侧漏极金属层与该漏极掺杂区以及该轻漏极掺杂区。

7.如权利要求6所述的半导体组件，其特征在于，另包括一第二层间介电层，设于该第二接触插塞与该高侧漏极金属层之间，以电性隔离该高侧漏极金属层与该第二接触插塞。

8.如权利要求6所述的半导体组件，其特征在于，其中该第二接触插塞的深度大于该第三接触插塞的深度。

9.如权利要求1所述的半导体组件，其特征在于，另包括一接触掺杂区，设于该高侧基体掺杂区一侧的该半导体基底内，且电性连接该高侧源极金属层，并具有该第二导电类型。