[发明专利]薄膜图案和阵列基板的制造方法

说明书

技术领域

本发明涉及半导体技术，尤其涉及一种薄膜图案和阵列基板的制造方法。

背景技术

液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。

液晶显示器中的液晶面板由阵列基板和彩膜基板对盒形成，阵列基板典型地结构是包括横纵交叉的数据线和栅线，围设形成矩阵形式排列的像素单元，每个像素单元中设置像素电极和TFT开关元件，TFT开关元件又具体包括栅电极、有源层、源电极和漏电极。有源层通常包括非晶硅层和掺杂非晶硅层。源电极和漏电极位于有源层的掺杂非晶硅层之上，且将源电极和漏电极之间的掺杂非晶硅层刻蚀掉，形成沟道。

现有阵列基板的四次掩膜构图工艺中采用双色调掩膜板通过一次掩膜刻蚀形成有源层、源电极、漏电极和数据线的图案。现有技术为适应大尺寸液晶面板的导电需求，会选用导电性能好的金属材料制备数据线，例如，铝(Al)及铝合金、铝钕合金(AlNd)、钼(Mo)、Mo/Al、Mo/AlNd、Mo/Al或铝合金/Mo、铜(Cu)、钛(Ti)、Ti/Al(AlNd)/Ti、Cu/Mo或钼合金等单层或叠层材料。选用这些金属材料数据线则需要包括一次掩膜、两次湿刻、两次干刻和两次灰化去除光刻胶的操作，典型的工艺过程如图1A～1F所示。

首先在衬底基板1或衬底基板1的其他层上连续沉积半导体薄膜10、掺杂半导体薄膜20和数据线金属薄膜30(其他与此工艺无关的薄膜未示出)。而后在数据线金属薄膜30上涂覆光刻胶40；采用双色调掩膜板对光刻胶40进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的图案，光刻胶40的部分保留区域厚度比完全保留区域的厚度要小，且完全保留区域对应于数据线、源电极和漏电极的图案，部分保留区域对应于沟道处。图1A中所示对应于数据线的位置，曝光显影后其上对应完全保留区域的光刻胶40，两侧为完全去除区域。

随后进行第一次湿刻(1^st Wet Etch)，即采用适当的刻蚀剂对数据线金属薄膜30进行刻蚀，由于该刻蚀的各向同性，会使得数据线金属薄膜30的侧面被刻蚀地凹进一部分。如图1B所示。

再进行第一次干刻(Act)，即刻蚀完全去除区域对应的有源层的半导体薄膜10和掺杂半导体薄膜20，如图1C所示。

而后灰化(Ashing)去除部分厚度的光刻胶40，使得部分保留区域的光刻胶40被去除，完全保留区域的光刻胶40减薄一定厚度。灰化过程也是对光刻胶40的刻蚀过程，通过控制时间使光刻胶40减少。但是，光刻胶40不仅厚度方向减薄，在金属薄膜凹进处也有被灰化，面积也有一定的缩小，如图1D所示。

通过第二次湿刻(2^nd Wet Etch)来刻蚀部分保留区域对应的数据线金属薄膜30，则在数据线两侧的数据线金属薄膜30由于暴露在外，所以凹进程度进一步加剧，如图1E所示。

通过第二次干刻(N+Etch)来刻蚀部分保留区域对应的掺杂半导体薄膜20，从而形成沟道。但是，由于前一步骤的光刻胶40灰化，会使得数据线两侧也有一定的掺杂半导体薄膜20露出，继而会被刻蚀掉，如图1F所示，数据线两侧有残留的有源层超出数据线金属薄膜30的宽度，即剩余的半导体薄膜10。

经上述刻蚀工艺形成的数据线图案如图1F所示，在数据线图案的两侧会延伸出多余的有源层，也就是产生了所谓的临界尺寸偏差(CriticalDimension Bias，简称CD Bias)。这样导致了，数据线的线宽实际上由残留有源层的宽度来决定，实际导电的金属薄膜图案较窄，则数据线的电阻较大，导电能力下降。数据线对电流传输能力的下降，必然会导致信号传输延迟，影响显示效果。对像素区域周围的接口区域设计也有很大影响，延伸至接口区域的数据线会密集排列来连接驱动线路。数据线两侧的非晶硅薄膜会增加线宽，所以相当于增加了接口区域的面积，一般厂商会选择缩小像素区域来应对。

由于金属薄膜湿刻会使得两侧凹进过刻，导致凹进上方光刻胶易被灰化掉，进而产生数据线两侧多余的半导体薄膜，若选用干刻工艺来刻蚀金属薄膜，又会出现工艺复杂、腐蚀性及生产费用提高等问题。上述问题不仅出现在阵列基板的制备工艺中，只要采用双色调掩膜板顺序对不同薄膜执行湿刻和干刻工艺时都会出现上述问题。

发明内容

本发明提供一种薄膜图案和阵列基板的制造方法，以避免采用双色调掩膜板执行构图工艺时，出现残留下方薄膜的现象。