[发明专利]多芯片封装及其制造方法

说明书

相关申请的交叉应用

该专利申请要求于2009年10月15日提交的韩国专利申请No.2009-98396的优先权，通过引用，将其全部内容合并于此。

技术领域

本发明基本上上涉及堆叠半导体芯片封装及其制造方法。

背景技术

半导体制造技术在强度、耐久性、和性能方面已得以改进，并且已减小半导体器件的尺寸。然而，制造半导体封装仍然是昂贵、耗时的、并且需要密集的劳力或机械。

具体来讲，必须进行大量的经济投入来升级设施、购买新设备和展开研究，以制备新型或改进的堆叠半导体封装。例如，就半导体存储器器件而言，将64MB DRAM升级至256MB DRAM的工艺在其需要新的晶片制作工艺时将会变得很昂贵。

可以通过将多个半导体芯片包括在一个封装中来制造半导体封装。例如，半导体芯片可以按一个在另一个顶部上的方式堆叠。该半导体芯片堆叠工艺使得半导体封装具有高可靠性、高结构完整性和高性能，而无需设计或制作新晶片。例如，四个64MB DRAM芯片可以按一个在另一个顶部上的方式堆叠，以形成单个256MB DRAM半导体封装。

图1示出堆叠半导体封装的实例。如图1所示，上半导体芯片108可以相对于下半导体芯片104偏移，以允许下半导体芯片104上表面上的电极焊盘P2电连接到另一个电极焊盘P4。由于采用了这种构造，因此上半导体芯片108中的A部分可以相对于下半导体芯片104偏移，使得其没有被支撑在下表面上。换言之，上半导体芯片108中的A部分可以突出于下半导体芯片104的端部。

布线工艺可以连接电极焊盘P3与焊盘P1之间的布线112和下半导体芯片上的电极焊盘P2与衬底上的焊盘P4之间的布线110。另外，衬底P100下表面上的焊盘P5可以电连接到衬底上表面上的焊盘P1和P4，使得当半导体芯片104、108上的焊盘P2、P3连接到衬底上的焊盘P1、P4时，半导体芯片104、108可以电连接到焊盘P5。焊盘P5可以连接到外部电器件(未示出)。

然而，当执行布线工艺以将布线112附接到上半导体芯片108的焊盘P3和衬底100的焊盘P1时，布线工艺会对突出部A产生压力。另外，当堆叠半导体芯片104、108被包封在封模114中时，制模工艺会对突出部A产生压力。作为该压力的结果，上半导体芯片108会发生破裂，半导体芯片与布线112之间的连接会变弱或失效，或者上半导体芯片108与下半导体芯片104之间的结合会变弱或失效。

因此，需要一种特征结构以低成本高效地增强堆叠半导体封装的结合和/或布线强度。

发明内容

本发明总体构思的示例性实施例提供了一种用于支撑堆叠半导体封装中的半导体芯片的突出部的装置和方法。

本发明总体构思的另外的方面和用途将部分地在随后的描述中阐述，并且部分地将从该描述中清楚，或者可以由总的发明构思的实践而得知。

本发明总体构思的特征和/或用途可以通过一种半导体封装来实现，该半导体封装包括：电路板；第一半导体芯片，其安装于所述电路板并且与所述电路板分开预定距离；以及支撑件，其位于所述电路板与所述第一半导体芯片之间，用于支撑所述第一半导体芯片，所述支撑件具有相对于所述电路板固定的第一端部和第二端部，以及中心部，所述中心部在所述第一端部和所述第二端部之间，用于与所述第一半导体芯片接触。

所述半导体封装可以包括安装于所述电路板的第二半导体芯片。所述第一半导体芯片可以安装于所述第二半导体芯片的上表面，所述第一半导体芯片的突出部可以在第一方向上延伸超过所述第二半导体芯片的端部，并且所述支撑件的所述中心部可以在所述突出部的底表面上接触所述第一半导体芯片。

所述支撑件可以具有平行于所述第一方向延伸的长度。可替选地，所述支撑件具有垂直于所述第一方向延伸的长度。

所述支撑件可以包括第一布线和第二布线，所述第一布线具有垂直于所述第一方向延伸的长度，所述第二布线具有平行于所述第一方向延伸的长度。

所述第一布线和所述第二布线中的一个可以被安装成具有中心部，所述中心部位于所述第一布线和所述第二布线中的另一个的中心部下面，以支撑所述第一布线和所述第二布线中的所述另一个。

所述半导体封装还可以包括安装于所述第一半导体芯片的上表面的第三半导体芯片。所述第三半导体芯片的突出部在所述第一方向上延伸超过所述第一半导体芯片的所述突出部的端部，并且所述支撑件可以包括第一支撑件和第二支撑件，所述第一支撑件用于支撑以接触所述第一半导体芯片的第一突出部的底表面，所述第二支撑件用于通过接触所述第三半导体芯片的所述第二突出部的底表面来支撑所述第三半导体芯片。