[发明专利]一种支持多种现场总协议的系统及其实现方法

权利要求书

1.一种支持多种现场总线协议的系统，包括CPU模块、以太网物理层芯片PHY、网络变压器、RJ45接口，其特征在于，所述支持多种现场总协议的系统还包括NOR_Flash存储器、FPGA模块以及CPLD模块；所述FPGA模块分别与CPU模块、CPLD模块以及物理层芯片PHY相连接，所述NOR_Flash存储器、CPU模块、CPLD模块依次相连，所述以太网物理层芯片PHY、网络变压器以及RJ45接口依次相连。

2.根据权利要求1所述的一种支持多种现场总协议的系统，其特征在于，所述FPGA模块包括GSK_Link管理模块、CPU接口管理模块、时钟同步控制模块、MII窜口寄存器管理模块、IEEE标准以太网MAC、数据接收模块、双口RAM控制模块以及数据发送模块，所述GSK_Link管理模块分别与CPU接口管理模块、时钟同步控制模块、MII窜口寄存器管理模块、标准以太网MAC、数据接收模块、双口RAM控制模块以及数据发送模块相连接；所述双口RAM控制模块分别与数据接收模块和数据发送模块相连接。

3.根据权利要求1所述的一种支持多种现场总协议的系统，其特征在于，所述NOR_Flash存储器用于存储包括CPU模块的启动代码、运行程序和FPGA模块的配置文件。

4.根据权利要求1所述的一种支持多种现场总协议的系统，其特征在于，所述CPLD模块用于配置驱动电路中，所述配置驱动电路包括依次相连的NOR_Flash存储器、CPU模块、CPLD模块以及FPGA模块；所述CPLD模块包括IO管脚nSTATUS、nCONFIG、CONF_DONE、DATA0、DCLK、nCSO和ASDI；所述CPLD模块包括IO管脚nSTATUS、nCONFIG、CONF_DONE、DATA0、DCLK、nCSO和ASDI；所述FPGA模块包括IO管脚nSTATUS、nCONFIG、CONF_DONE、DATA0、DCLK、nCSO和ASDI；

所述CPLD模块中的IO管脚nSTATUS、nCONFIG和CONF_DONE分别通过10K欧姆电阻上拉连接到FPGA模块中的IO管脚STATUS、nCONFIG和CONF_DONE，所述CPLD模块中的IO管脚DATA0、DCLK、nCSO和ASDI分别直连到FPGA模块中的IO管脚DATA0、DCLK、nCSO和ASDI。

5.一种利用权利要求1～4任一项所述的一种支持多种现场总协议的系统实现多种现场总协议的方法，其特征在于包括以下步骤：

(1)通过CPU模块对NOR_Flash存储器的存取控制，将生成各种包含工业以太网现场总线的IP的FPGA模块的配置文件存储在NOR_Flash存储器中；

(2)通过CPU模块对NOR_Flash存储器的存取控制，从NOR_Flash存储器中读取不同的工业以太网的FPGA模块的配置文件；

(3)将从NOR_Flash存储器中读取到的FPGA模块的配置文件写到CPLD模块中，并通过CPLD模块对FPGA模块进行配置；

(4)CPU模块在FPGA模块配置成功后对总线的初始化，传送工业以太网的设备参数以及进行正常周期通信控制。

6.根据权利要求5所述的一种实现多种现场总协议的方法，其特征在于，所述步骤(3)中的CPLD模块对FPGA模块进行配置的流程具体包括：

(3-1)根据配置时序要求，在上电和复位的时候保持CPLD模块中的nCONFIG为低电平，其他IO管脚置三态高阻；

(3-2)复位之后CPLD模块对其nCONFIG应产生一个上升沿，启动FPGA模块配置，然后检测FPGA模块的nSTATUS信号；

(3-3)FPGA模块中的nSTATUS信号在FPGA模块正常就绪时被释放，由FPGA模块内部上拉电阻拉至高电平，这时候FPGA模块可以接受配置文件；

(3-4)检测到FPGA模块上的nSTATUS为高电平时，在CPLD模块的管脚DCLK上产生配置时钟，对应CPLD模块的管脚DATA0上同步送出配置数据，配置数据以字节为单位从CPU模块写来的数据中读出，通过移位操作以串行比特流方式从CPLD模块的管脚DATA0送出；

(3-5)全部数据送出后，检测FPGA模块中的CONF_DONE的状态，如为高电平说明配置成功，若配置失败，重复步骤(3-1)～(3-5)。