[发明专利]一种高介电常数介质-金属栅极的制造方法

说明书

技术领域

本发明涉及半导体集成电路执照技术领域，特别涉及一种高介电常数介质-金属栅极的制造方法。

背景技术

高介电常数(k)介质-金属栅极主要应用于小尺寸互补金属氧化物半导体(CMOS)的制造工艺中。目前常见的高介电常数介质-金属栅极的制造方法主要包括栅极在后(Gate-last)工艺以及栅极在前(Gate-first)工艺。Gate-last工艺的特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火工艺步骤完成之后再形成金属栅极；与此相对的Gate-first工艺则是在对硅片进行漏/源区离子注入操作以及随后的退火工步完成之前便生成金属栅极。

现有技术中的Gate-last工艺简述如下：

在硅基底的上表面，依次淀积栅极氧化物层和多晶硅层；对所述多晶硅层进行选择性蚀刻，形成多晶硅栅极；在多晶硅栅极两侧的硅基底上进行低浓度离子注入(LDD IMP)形成硅衬底；在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；

在所述多晶硅栅极的顶面以及源极和漏极的表面形成金属硅化物；在硅片表面淀积氧化硅，形成层间介质(ILD，Inter Layer Dielectric)层，该层间介质层的厚度要足够厚，完全覆盖多晶硅栅极顶部的金属硅化物后，层间介质层的上表面基本为水平面；

对硅片进行第一次化学机械研磨(CMP)，以去除多余的层间介质，直到多晶硅栅极顶面上的金属硅化物露出硅片表面则停止第一次CMP；移除多晶硅栅极顶面上的金属硅化物和多晶硅栅极，在多晶硅栅极原有位置形成沟槽结构；

在层间介质层表面、所述沟槽结构的侧壁和底部表面淀积高k介质层；高k介质层的厚度较小，其中沿着沟槽结构的表面分布的高k介质形成U字型结构；

在高k介质层的表面淀积金属层，并在该金属层上表面淀积多晶硅层；

对硅片进行第二次CMP，去除多余的金属层以及多晶硅层，使得层间介质层露出硅片表面则停止第二次CMP。

图1所示为现有技术中采用Gate-last工艺制造的CMOS器件截面示意图。其中，高k介质101的截面为U字型，因此高k介质101在底部以及两侧环绕着内侧的金属栅极102，而高k介质的外侧则是侧墙103。这样，金属栅极102、侧墙103以及夹在金属栅极102和侧墙103之间的高k介质101组成的结构实际上等效于一个电容值很高的电容104，将该电容104称为寄生电容。该寄生电容对于源极105和漏极106之间的电流会造成较强的阻抗效应，使得该器件的性能变差。

发明内容

本发明提供了一种高介电常数介质-金属栅极的制造方法，可以有效减少寄生电容的大小，提高CMOS器件的性能。

本发明实施例提出的一种高介电常数介质-金属栅极的制造方法，包括如下步骤：

A、构造一硅片；所述硅片包括一硅基底、硅基底表面的多晶硅栅极、多晶硅栅极两侧的氮化硅侧墙、多晶硅栅极两侧的硅基底上形成的源极和漏极、所述多晶硅栅极的顶面以及源极和漏极的表面覆盖的金属硅化物、源极和漏极的表面的金属硅化物的表面覆盖的层间介质层；所述层间介质层的表面与多晶硅栅极的顶面覆盖的金属硅化物的表面位于同一水平面；

B、移除多晶硅栅极及其顶面上的金属硅化物，在多晶硅栅极原有位置形成沟槽结构，在沟槽结构两侧的层间介质的上表面以及所述沟槽结构的底部和侧壁表面淀积高k介质层；

C、在高k介质层的上表面淀积底部抗反射涂层，底部抗反射涂层完全填充所述沟槽结构；

D、对硅片进行垂直方向的干蚀刻，除去位于层间介质上表面的高k介质，以及除去沿着所述沟槽结构侧壁分布的高k介质和底部抗反射涂层，保留沟槽底部水平分布的高k介质；

E、在所述层间介质的上表面、沟槽结构的侧壁以及沟槽底部的高k介质的上表面淀积金属层。

较佳地，所述层间介质为氧化硅层。

较佳地，所述步骤A包括：

在硅基底的上表面，依次淀积栅极氧化物层和多晶硅层；对所述多晶硅层进行选择性蚀刻，形成多晶硅栅极；在多晶硅栅极两侧的硅基底上进行低浓度离子注入形成硅衬底；在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；

在所述多晶硅栅极的顶面以及源极和漏极的表面形成金属硅化物；在硅片表面淀积氧化硅形成层间介质层；对硅片进行第一次化学机械研磨CMP，当多晶硅栅极顶面上的金属硅化物露出硅片则停止第一次CMP。