[发明专利]基于差分结构的快速抗干扰电流采样电路

权利要求书

1.基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的采样电路包括差分采样主体电路和偏置电压产生电路，通过偏置电压产生出两个不同的电压给采样主体电路中的共栅极晶体管，差分采样的主体电路输出信号即是控制整个环路或者过流保护电路的抗干扰采样信号。

2.根据权利要求1所述的基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的差分采样主体电路，由输入电源的高电位连接PMOS管Mp的源极，PMOS管Mp的漏极连接在NMOS管Mn的漏极，NMOS管Mn的源极连接在输入电源低电位上；PMOS管Mp和NMOS管Mn的连接点上再连接滤波电路，滤波电路连接负载电阻R；PMOS管Mp的源极连接PMOS管M8，PMOS管M8的栅极连接电源低电位，PMOS管M8的漏极接PMOS管M1的源端，PMOS管M1的漏极连接PMOS管M3的源极，PMOS管M3采用二极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管Mp的漏极连接PMOS管M9，PMOS管M9的栅极接第一个控制信号，M9的漏极连接PMOS管M2的源极，PMOS管M2的漏极连接PMOS管M4的源极，PMOS管M4采用二极管连接方法，栅极和漏极共同连接到电源低电位上；PMOS管MP的栅极连接第二个控制信号，NMOS管Mn的栅极连接第三个控制信号；PMOS管Mpx1的源极连接输入电源高电位，PMOS管Mpx1的漏极连接PMOS管M2的漏极，PMOS管Mpx1的栅极连接第四个控制信号，PMOS管M1和M2的栅极分别连接到偏置电压V_b1和V_b2；采样信号从PMOS管M3和M4的源极差分输出；所述的滤波电路是由电感L和电容C连接构成，其中ESR是电容C的等效串联电阻。

3.根据权利要求1所述的基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的偏置电压产生电路，由串联的PMOS管M7的源极连接输入电源的高电位，栅极连接电源低电位，漏极连接PMOS管M5的源端，PMOS管M5采用二极管连接方法，PMOS管M5的栅极与PMOS管M1的栅极连接为PMOS管M1提供偏置电压V_b1，在PMOS管M5的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b1；串联的PMOS管M10的源极连接输入电源的高电位，栅极连接电源低电位，漏极连接PMOS管M6的源极，PMOS管M6采用二极管连接方法，PMOS管M6的栅极与PMOS管M2的栅极连接为PMOS管M2提供偏置电压V_b2，在PMOS管M6的栅极和漏极的连接点和电源低电位之间连接偏置电流源I_b2；在PMOS管M6的源极与电源低电位之间连接一个电流源I_C1。

4.根据权利要求2所述的基于差分结构的快速抗干扰电流采样电路，其特征在于：所述的四个控制信号的时序是不同的，第二个控制信号的上升沿略微早于第三个控制信号，第二个控制信号的下降沿略微晚于第三个控制信号；第一个控制信号是第二个控制信号的略微延迟信号；第四个控制信号是第一个控制信号的反相信号并带有略微的延迟。