[发明专利]一种改善多器件JTAG链信号完整性的装置及方法

说明书

技术领域

本发明涉及JTAG(Joint Test Action Group，联合测试行动小组)链信号的拓扑结构及其方法，尤其涉及通信技术领域中承载网业务类单板上改善多器件JTAG链信号完整性的装置及方法。

背景技术

JTAG是一种国际标准测试协议(IEEE 1149.1兼容)，它用于电路的边界扫描测试和可编程芯片的在线编程。现在多数的高级器件都支持JTAG协议，如微控制器单元(MCU，Micro-Cotrolling Unit)、数字信号处理器(DSP，Digital Signal Processor)以及现场可编程门阵列(FPGA，Field Programmable Gate Array)器件等。

标准的JTAG接口是4线，包括模式选择线TMS、时钟线TCK、数据输入线TDI以及数据输出线TDO；有的JTAG接口是5线，除了前述的4线外还包括复位线TRST。

JTAG协议允许将多个器件通过JTAG接口串联在一起，形成一个JTAG链，实现对各个器件分别测试或编程。JTAG链的拓扑结构通常采用菊花链的结构，如图1所示。其中，来自JTAG插座的源端信号TCK、TMS和TRST，分别连接到串入JTAG链上的器件1～器件n对应的JTAG电路模式选择管脚(TMS)、时钟管脚(TCK)以及JTAG电路复位管脚(TRST)。

当JTAG链上器件较少时，菊花链的拓扑结构尚可以保证TCK、TMS等的信号完整性。但是当JTAG链上的器件较多时，将由于走线长度的增加和各信号在器件管脚的反射导致TCK、TMS等信号的劣化，诸如严重的信号过冲和回沟问题，由此不能保证信号的完整性。

为了改善信号的完整性，通常要在信号的源端或终端做匹配设计，并通过仿真来确定匹配电阻的阻值，而且要在仿真结果和实际情况比较接近的情况下，才能保证设计的正确性。可见现有的改善信号完整性的做法存在繁琐的仿真设计或仿真可能不确定的问题，它们均会影响信号完整性的保证。

发明内容

本发明所要解决的技术问题是提供一种改善多器件JTAG链信号完整性的装置及方法，能够有效地避免信号衰减及隔离多器件分支信号在器件管脚上反射的影响。

为了解决上述技术问题，本发明提供了一种改善多器件JTAG链信号完整性的装置，包括JTAG插座和串入JTAG链上分别含JTAG电路的多个器件；此外，还包括连接在所述JTAG插座和所述多个器件之间的驱动器模块，其中：

驱动器模块，用于将JTAG插座引出的每一源端信号通过相应的驱动器驱动后，输出给多个器件相应的信号端。

进一步地，JTAG插座引出的源端信号，包括时钟信号和模式选择信号；

时钟信号引入到驱动器模块中第一驱动器的单端输入管脚，该第一驱动器的多端输出管脚分别连接到多个器件对应的JTAG电路时钟管脚；

模式选择信号引入到驱动器模块中第二驱动器的输入管脚，该第二驱动器的多端输出管脚分别连接到多个器件对应的JTAG电路模式选择管脚。

进一步地，JTAG插座引出的源端信号，包括时钟信号、模式选择信号以及复位信号；

时钟信号引入到驱动器模块中第一驱动器的单端输入管脚，该第一驱动器的多端输出管脚分别连接到多个器件对应的JTAG电路时钟管脚；

模式选择信号引入到驱动器模块中第二驱动器的输入管脚，该第二驱动器的多端输出管脚分别连接到多个器件对应的JTAG电路模式选择管脚；

复位信号引入到所述驱动器模块中第三驱动器的输入管脚，该第三驱动器的多端输出管脚分别连接到多个器件对应的JTAG电路复位管脚。

进一步地，在驱动器模块和多个器件之间还连接有一匹配网络，其中：

第一驱动器的多端输出管脚分别通过匹配网络中相应的匹配器件连接到多个器件对应的JTAG电路时钟管脚。

进一步地，匹配网络中相应的匹配器件是电阻器件。

为了解决上述技术问题，本发明提供了一种改善多器件JTAG链信号完整性的方法，涉及JTAG插座和串入JTAG链上的多个器件，该方法包括：

将JTAG插座引出的每一源端信号通过相应的驱动器驱动，然后分别输出到JTAG链上的多个器件相应的信号端。

进一步地，

JTAG插座引出的源端信号包括时钟信号和模式选择信号；或者包括时钟信号、模式选择信号以及复位信号。

进一步地，在将时钟信号通过驱动器驱动后输出到多个器件相应的信号端之前，还包括：将经过驱动输出的多分支时钟信号经匹配网络中相应的匹配器件进行匹配处理；