[发明专利]芯片攻击保护

说明书

本申请是申请日为2006年12月11日，名称为“芯片攻击保护”，申请号为200680053967.X的发明专利申请的分案申请。

技术领域

本发明涉及保护芯片免受攻击，并且尤其涉及保护芯片免受通过芯片基底的攻击。

背景技术

通过介绍，安全芯片易受到对芯片的物理结构上的攻击。尤其是，攻击者寻求修改电路以获得存储在芯片中的信息和/或改变芯片的操作特性为有利于攻击者的特性。攻击典型地为探测形式，并且近来为聚焦离子束(FIB)修改。能够询问互连迹线和其它电路元件，或向它们注入信号。可以将电路改线，使其损坏或报废。存在取决于物理修改的许多可能的攻击。

对攻击最普通的防御是使用屏蔽物。

在防止观察电路并使得攻击更耗时上，无源屏蔽物是典型地有效的。然而，可以移除无源屏蔽物，而不影响器件的操作。无源屏蔽物通常由多层电路中金属互连的较上层构成。然而，无源屏蔽物中，屏蔽物中的缺口不被探测。

有源屏蔽物看起来类似于无源屏蔽物。然而，有源屏蔽物中的缺口典型地被探测并且经常导致损坏芯片。避开有源屏蔽物是可能的，但是避开典型地是更难和耗时的，并且一般限于受到攻击的芯片的小数量的小的选择区域。一般需要复杂的知识和经验以使有源屏蔽物攻击成功。

现在参照图1，其是正经受聚焦离子束(FIB)背面攻击的芯片10的横截面视图。出现了新形式的FIB攻击，由此攻击不是通过芯片10的正面12，而是通过硅基底经由芯片10的反面14。新形式的攻击一般称作FIB背面攻击。FIB背面攻击从FIB对倒装器件进行电路修改或在多层叠层芯片的较下金属层上进行电路修改的需求发展而来。例如，对于具有七层或更多层的芯片设计，例如经由反面14到达较下金属层比从正面12通过许多互连层钻探要容易。下面描述典型的攻击。

对芯片10进行反向工程，以揭露芯片10的布局并标识要攻击的芯片10的点。基于攻击者的经验，攻击者典型地选择可以给出破坏芯片10所需的秘密信息的有用的电路节点。

然后一般从封装(未示出)移除芯片10并优选地将其安装成使得芯片10正常地操作。提供功率和操作信号的优选构件是多个丝焊16的形式。

典型地使用物理研磨技术将芯片10从反面14减薄到约50或100微米。

一般从反面14在攻击要发生的区域中铣磨深的沟槽18。将芯片10局部减薄到数个微米(3-10微米)，在正好达到有源器件(注入的掺杂阱)时停止减薄。减薄的横向面积典型地在50-200平方微米的范围中。

一般在深的沟槽18中沉积薄的绝缘层并且施加各种导航技术来找出攻击的确切位置。

典型地铣磨至芯片10的多个单独的迹线20。一般在单独的迹线20上沉积多个金属接触部22以用于攻击过程中。然后可以针对秘密数据内容测量迹线20或将其切断为损坏的电路部分。

有源屏蔽物(未示出)典型地用于保护芯片10的正面12免受攻击。然而，在芯片10的反面14上放置有源屏蔽物以防止经由基底通过反面14的攻击是尤其的困难。主要困难归因于在正面12上的处理器(未示出)和反面14上的屏蔽物之间建立通信。需要通信，使得在反面14上的攻击导致关闭芯片10，这一般由正面12上的处理器执行。一般必须通过芯片10利用过孔(未示出)将反面14上的屏蔽物连接到正面12上的处理器。过孔因此是明显的并且易于受到攻击，例如，但不限于，通过将过孔短路或通过模仿有源屏蔽物的信号。另外，过孔一般需要非常深入芯片10中，由此使得背面屏蔽物的制造非常困难。此外，过孔的制造一般与当前的处理技术不兼容。

相信下述引用代表了该技术的状态：

等的美国公开专利申请2001/0033012；

等的PCT公开专利申请WO 01/50530；

Hideki Takagi和Ryutaro Maeda在由Institute of Physics Publishing，UK出版的Journal of Micromechanics and Microengineering中在卷15的290-295页上题为“Aligned room-temperature bonding of silicon wafers in vacuum by argon beam surface activation”的文章；以及