[发明专利]应力隔离沟槽半导体器件的形成方法有效
| 申请号： | 201010527260.6 | 申请日： | 2010-10-29 |
| 公开（公告）号： | CN102456577A | 公开（公告）日： | 2012-05-16 |
| 发明（设计）人： | 尹海洲;骆志炯;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/762;H01L29/78;H01L29/06 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 应力 隔离 沟槽 半导体器件 形成 方法 | ||
1.一种应力隔离沟槽半导体器件的形成方法，其特征在于，包括：
提供硅基底；
在所述硅基底上形成至少两条相平行的第一沟槽，在所述第一沟槽中形成第一介质层，所述第一介质层为张应力介质层；
在所述硅基底上形成至少两条相平行的第二沟槽，所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直，在所述第二沟槽中形成第二介质层；
在形成所述第一沟槽之后，在相邻的第一沟槽之间的硅基底中形成栅堆叠，所述栅堆叠下方的沟道长度的方向平行于所述第一沟槽的延伸方向，其中，所述硅基底的晶面指数为{100}，所述第一沟槽的延伸方向沿晶向<110>。
2.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述第二介质层为低应力介质层。
3.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述张应力介质层的张应力为至少1GPa。
4.根据权利要求2所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述低应力介质层的应力不超过180Mpa。
5.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述张应力介质层为张应力的氮化硅层、氧化硅层或二者的叠层结构。
6.根据权利要求2所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述低应力介质层为低应力的氮化硅层、氧化硅层或二者的叠层结构。
7.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，在形成所述第一沟槽和第二沟槽之后形成所述栅堆叠。
8.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，在形成所述第一沟槽之后、形成所述第二沟槽之前形成所述栅堆叠。
9.根据权利要求1所述的应力隔离沟槽半导体器件的形成方法，其特征在于，所述半导体器件为NMOS晶体管和/或PMOS晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010527260.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
