[发明专利]一种用于高压集成电路的延时电路

权利要求书

1.一种用于高压集成电路的延时电路，由延时电路、脉冲发生电路和电平转换电路组成，其特征在于：所述延时电路是限窄延时电路(801)，由低压侧电源(VCC-GND)进行供电，输入信号连接至限窄延时电路(801)的输入端，限窄延时电路(801)的输出端连接脉冲发生电路(802)的输入端，所述脉冲发生电路(802)由低压侧电源(VCC-GND)进行供电，脉冲发生电路(802)的两输出端连接电平转换电路(803)的两输入端，所述电平转换电路(803)由高压侧电源(VB-VS)进行供电，所述限窄延时电路(801)用于在输入信号VIN的脉冲宽度较宽时，实现传统延时电路的功能，为输入信号脉冲VIN的上升沿产生延时TON，为输入信号脉冲VIN的下降沿产生延时TOFF，并使TON＞TOFF；并且能够在输入信号VIN的脉冲宽度较窄时，保证经过限窄延时电路(801)后的脉冲信号宽度不小于某一预定值TMIN，TMIN是确保电平转换电路能正常工作，使信号能从低压区向高压区正确传送的最小信号宽度。

2.如权利要求1所述的一种用于高压集成电路的延时电路，其特征在于：所述限窄延时电路(801)由低压侧电源供电，所述低压侧电源的正端为VCC、负端为GND，所述限窄延时电路(801)的构成是输入信号VIN端连接第一PMOS管(804)和第一NMOS管(805)的栅极，所述第一PMOS管(804)的源极和衬底相连并接到VCC，所述第一NMOS管(805)的源极和衬底相连并接到GND，第一PMOS管(804)的漏极接到第一电阻(806)的一端，第一NMOS管(805)的漏极接到第二电阻(807)的一端，所述第一电阻(806)的另一端和所述第二电阻(807)的另一端相连并接到第一电容(800)的一端和施密特触发器(808)的输入端，所述第一电容(800)的另一端与GND相连，所述施密特触发器(808)的输出端链接脉冲发生电路(802)的输入端。

3.如权利要求2所述的一种用于高压集成电路的延时电路，其特征在于：所述第一电阻(806)阻值为RON、所述第二电阻(807)阻值为ROFF，所述第一电容(800)容值为C，施密特触发器的高电平触发电压为VTHVH、低电平触发电压为VTHVL。

当输入信号VIN的脉冲宽度较宽时，它们之间满足如下关系：

TON=RON·C·lnVCCVTHVL]]>

TOFF=ROFF·C·lnVCCVCC-VTHVH]]>

只要设置适当的RON、ROFF、VTHVL和VTHVH值，即可以做到TON＞TOFF。

当输入信号VIN的脉冲宽度较窄时：

设电压从VTHVL上升到VTHVH的时间间隔为TRA，则：

TRA=RON·C·lnVCC-VTHVLVCC-VTHVH]]>

TRA即为输入信号经过所述限窄延时电路后的最窄宽度，设置适当的RON、VTHVL和VTHVH值，即可保证TRA等于所述某一预定值TMIN，从而保证信号在低压区与高压区间的顺利传送。

4.如权利要求3所述的一种用于高压集成电路的延时电路，其特征在于：所述的某一预定值TMIN由电源VS从0上升到600V的时间TVS、脉冲发生电路(802)在信号上升沿所产生的脉冲的脉冲宽度TPLUSE_ON与在信号下降沿产生的脉冲的脉冲宽度TPLUSE_OFF的不一致性因素决定，设TPLUSE_ON与TPLUSE_OFF的设计值为TPLUSE，，则TMIN一般可设置为：

①当TVS≥1.3×TPLUSE时：

TMIN＝TVS-0.7×TPLUSE+20ns；

②当TVS＜1.3×TPLUSE时：

TMIN＝06×TPLUSE+20ns。