[发明专利]集成电路及其控制方法

权利要求书

1.一种集成电路，其特征在于，用以控制多个从属元件，每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚，上述集成电路包括：

一处理单元，用以提供欲传送至上述多个从属元件中的至少一个从属元件的一信息；以及

一控制器，耦接于上述处理单元，用以根据内部集成电路总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一选择信号至上述至少一个从属元件的上述地址选择接脚。

2.根据权利要求1所述的集成电路，其特征在于，上述控制器包括：

一解码器，耦接于上述处理单元，用以接收上述信息并解码出上述信息的一识别码，其中上述识别码对应于上述至少一个从属元件；以及

一接口单元，耦接于上述解码器，用以接收上述信息，并根据内部集成电路总线协议分别提供对应于上述信息的一串行时脉信号以及一串行数据信号至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚。

3.根据权利要求2所述的集成电路，其特征在于，上述控制器还包括：

一选择单元，耦接于上述解码器，用以根据上述信息的上述识别码提供上述选择信号至上述至少一个从属元件，以便通知上述至少一个从属元件来接收上述串行时脉信号以及上述串行数据信号。

4.根据权利要求2所述的集成电路，其特征在于，上述多个从属元件对应于相同的一从属元件地址，以及上述串行数据信号包含上述从属元件地址。

5.根据权利要求2所述的集成电路，其特征在于，还包括：

一第一接脚，耦接于每一上述从属元件的上述数据输入接脚，用以提供上述串行数据信号；

一第二接脚，耦接于每一上述从属元件的上述时脉输入接脚，用以提供上述串行时脉信号；以及

多个第三接脚，分别耦接于对应的上述从属元件的上述地址选择接脚。

6.根据权利要求1所述的集成电路，其特征在于，上述多个从属元件支持内部集成电路总线协议以及串行外围设备接口总线协议，以及上述控制器还根据串行外围设备接口总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一芯片选择信号至上述至少一个从属元件的上述地址选择接脚。

7.根据权利要求2所述的集成电路，其特征在于，上述信息以一对照表的形式存放在一暂存器中，以供该解码器使用。

8.一种控制方法，其特征在于，适用于用以控制多个从属元件的一集成电路，其中每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚，上述控制方法包括：

接收欲传送至上述多个从属元件中的一或多个从属元件的一信息；

根据内部集成电路总线协议，提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚；以及

根据上述信息，提供一选择信号至上述一或多个从属元件的上述地址选择接脚。

9.根据权利要求8所述的控制方法，其特征在于，提供上述信息至每一上述从属元件的步骤还包括：

根据内部集成电路总线协议，分别提供对应于上述信息的一串行时脉信号以及一串行数据信号至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚。

10.根据权利要求9所述的控制方法，其特征在于，上述提供上述选择信号至上述一或多个从属元件的步骤还包括：

解码出上述信息的一识别码，其中上述识别码对应于上述一或多个从属元件；以及

根据上述识别码，提供上述选择信号至上述一或多个从属元件，以便通知上述一或多个从属元件来接收上述串行时脉信号以及上述串行数据信号。

11.根据权利要求9所述的控制方法，其特征在于，上述多个从属元件对应于相同的一从属元件地址，以及上述串行数据信号包含上述从属元件地址。

12.根据权利要求9所述的控制方法，其特征在于，上述集成电路包括：

一第一接脚，耦接于每一上述从属元件的上述数据输入接脚，用以提供上述串行数据信号；

一第二接脚，耦接于每一上述从属元件的上述时脉输入接脚，用以提供上述串行时脉信号；以及

多个第三接脚，分别耦接于对应的上述从属元件的上述地址选择接脚。