[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

输出晶体管，所述输出晶体管被连接在电源端子和输出端子之间，并且将电流输出到被连接到所述输出端子的负载；

放电电路，所述放电电路包括：第一晶体管，所述第一晶体管被连接在所述输出晶体管的栅极和所述输出端子之间；和电容器，所述电容器被连接在所述第一晶体管的栅极和外部异常检测电路之间，并且基于来自于所述异常检测电路的异常检测信号，通过以所述电容器的电荷导通所述第一晶体管，来将所述输出晶体管的栅极电压放电到所述输出端子；以及

控制电路，所述控制电路包括：充电路径，所述充电路径用于当系统导通时对所述电容器进行充电；第一放电路径，所述第一放电路径用于当所述系统截止时对被充电的所述电容器的电荷进行放电；以及第二放电路径，所述第二放电路径用于在检测到所述系统中的异常时，以比用于通过所述放电电路对所述输出晶体管的栅极电压进行放电的时间段更长的时间段，对所述电容器的电荷进行放电。

2.根据权利要求1所述的半导体器件，其中，所述第二放电路径包括耗尽型第二晶体管，所述耗尽型第二晶体管具有被短路的栅极和源极，并且通过所述第二晶体管将被充电的所述电容器的电荷放电到所述输出端子。

3.根据权利要求1所述的半导体器件，其中

所述第二放电路径包括：

耗尽型第二晶体管，所述耗尽型第二晶体管具有被短路的栅极和源极；

第一电阻器；以及

耗尽型第三晶体管，所述耗尽型第三晶体管具有被连接到所述第一电阻器的源极，和被连接到用于在正常截止状态下对所述电容器的电荷进行放电的放电端子的背栅，所述第三晶体管的源极和栅极被短路，并且

所述第二放电路径通过所述第二晶体管将被充电的所述电容器的电荷放电到所述输出端子。

4.根据权利要求1所述的半导体器件，其中，所述第二放电路径将所述电容器的电荷放电到所述输出端子。

5.根据权利要求1所述的半导体器件，其中

所述第二放电路径包括耗尽型第二晶体管，所述耗尽型第二晶体管具有被短路的栅极和源极，并且

所述充电路径包括用作所述第二晶体管的寄生双极晶体管的第一寄生双极晶体管。

6.根据权利要求1所述的半导体器件，其中

所述第二放电路径包括耗尽型第二晶体管，所述耗尽型第二晶体管具有被短路的栅极和源极，

所述充电路径包括第一寄生双极晶体管，并且

所述第一寄生双极晶体管具有作为集电极的N型半导体衬底，和作为发射极的所述第二晶体管的漏极。

7.根据权利要求1所述的半导体器件，其中

所述第二放电路径包括耗尽型第二晶体管，所述耗尽型第二晶体管具有被短路的栅极和源极，

所述充电路径包括用作所述第二晶体管的寄生双极晶体管的第一寄生双极晶体管、第一电阻器、以及耗尽型第三晶体管，

所述耗尽型第三晶体管具有被连接到所述第一电阻器的源极，和被连接到放电端子的背栅，所述第三晶体管的栅极和源极被短路，并且

在正常截止状态下，所述放电端子对所述电容器的电荷进行放电。

8.根据权利要求1所述的半导体器件，其中

所述第一放电路径包括第四晶体管，所述第四晶体管具有被连接到控制端子的栅极，和被连接到放电端子的源极，并且

通过导通所述第四晶体管来对所述电容器的电荷进行放电，并且

在正常截止状态下，所述放电端子对所述电容器的电荷进行放电。

9.根据权利要求1所述的半导体器件，其中

所述第一放电路径包括：

第四晶体管，所述第四晶体管具有被连接到用于控制所述系统的导通/截止操作的控制端子的栅极，和被连接到放电端子的源极；和

第一电阻器，所述第一电阻器被连接在所述电容器和所述第四晶体管之间，并且

在正常截止状态中，所述放电端子对所述电容器的电荷进行放电。