[发明专利]一种基于动态可重构技术的通用图像处理平台及其实现方法

说明书

技术领域

本发明涉及一种图像处理平台及及其实现方法，特别涉及一种图像处理和嵌入式系统架构领域的基于动态可重构技术的通用图像处理平台及其实现方法。

背景技术

图像处理的特点是数据量大和实时性；实时性可以理解为图像处理的数据传输和处理是以一定的速度连续进行的，为了保持实时性，图像处理的速度不能低于图像数据的传输速度；换而言之，就是图像数据的处理不能导致数据的丢失或者传输的阻塞、中断。通常图像处理算法都比较复杂，况且又要在如此大量的数据情况下保证足够高的处理速度，这是软件设计很难做到的，所以图像处理系统最常见的设计方案是采用硬件设计。ASIC是用硬件芯片设计直接实现算法，所以速度较快，但也有其无法克服的缺点。设计和开发ASIC往往意味着较高的设计成本和较长的开发周期。另外，ASIC一般都是为特定应用设计的，缺乏通用性。

近年来，随着微电子技术和计算机技术的发展，基于FPGA的可重构计算技术开始越来越多地应用在图像处理领域，它利用FPGA可多次配置逻辑状态的特性，在运行时根据需要改变系统的电路结构，从而使系统兼具灵活、简捷、硬件资源可复用、易于升级等多种优良性能。基于此技术设计的动态可重构系统在视频处理方面有着广阔的应用前景，逐渐成为国际上计算系统研究中的一个新热点。

可重构技术又可分为静态可重构(Static Reconfiguration)和动态可重构(Dynamic Reconfiguration)两种，所谓动态可重构技术，是相对于静态可重构技术而言的。静态可重构技术是指在可重构计算系统开始执行任务时，一次性将可重构逻辑器件配置为系统所需的某个或几个功能，这些配置好的功能在整个任务执行期间不会被改变，直到系统完成该任务后，可重构逻辑器件才可以被配置为其他的功能去完成别的任务。动态可重构技术与此相反，在任务执行过程中可重构逻辑器件的功能可以被随时改变。

动态可重构技术的设计主要有两种方法：基于差分和基于模块，基于差分方法多用于两个设计之间差别很小，只改动两个设计查找表功能、I/O引脚属性等方面，一般只需要用FPGA编辑器对经过布局布线后的电路描述文件(native circuit div，NCD)进行改动；基于模块的设计方法是将模块化设计方法拓展到重构系统的设计中，多用于设计的系统较大，每个模块之间相对独立。目前，基于差分方法的设计效率低，对于设计较大的系统还无能为力。

基于可重构系统还有一项优势使得它在图像处理应用中受到特别关注，即创造并行处理结构的潜在能力。图像处理算法中的并行性主要体现在两个方面：空间并行性和时间并行性，对于这两种形式可重构系统都能实现。通常，图像数据的实时处理过程是按照系统时钟进行的，鉴于图像处理系统的数据量庞大，在一个系统时钟周期内不可能完成实时处理的算法，所以常常采用流水线设计，这种结构正是FPGA的强项。这种流水线方法将整个算法分解成一系列比较简单的级联子函数，每个特定子函数都能在一个时钟周期内由一个电路模块来实现。而视频处理算法往往实现较为复杂，必须保证器件资源留有一定余量，这样不仅可以避免布线拥挤，也便于测试修改和功能扩展。

综上所述，针对现有技术的缺陷，特别需要一种基于动态可重构技术的通用图像处理平台及其实现方法，以解决以上提到的问题。

发明内容

本发明的目的在于提供一种基于动态可重构技术的通用图像处理平台及其实现方法，针对图像处理中的大数据量和实时性需求，充分利用FPGA的并行处理能力，实现对图像算法的硬件加速，同时可结合实际应用灵活增加不同的功能模块，如边缘检测和图像滤波等，具备良好的通用性，并且在系统运行时，可实现算法模块的实时在线切换。

本发明所解决的技术问题可以采用以下技术方案来实现：

本发明第一方面提供一种基于动态可重构技术的通用图像处理平台，其特征在于，它包括一FPGA芯片、一用于将PAL制视频转换成YUV格式视频对所述FPGA芯片进行视频输入的ADC模块、一将所述FPGA芯片处理后的视频输出的DAC模块及一将所述DAC模块输出的视频进行显示的VGA显示模块；所述ADC模块的输入端接收视频，所述ADC模块的输出端连接所述FPGA芯片的输入端，所述FPGA芯片的输出端连接所述DAC模块的输入端，所述DAC模块的输出端连接所述VGA显示模块；所述FPGA芯片内设置有用于完成视频图像的图像滤波和图像边缘检测的可重构模块。