[发明专利]交错柱超级结

说明书

技术领域

本发明主要涉及金属氧化物半导体场效应管(MOSFET)，更确切地说，是交错超级结器件及其制备过程。

背景技术

功率MOSFET典型应用于需要功率转换和功率放大的器件中。对于功率转换器件来说，市场上可买到的代表性的器件就是双扩散MOSFET(DMOSFET)。在一个典型的晶体管中，大部分的击穿电压BV都由漂流区承载，为了提供较高的击穿电压BV，漂流区要低掺杂。然而，低掺杂的漂流区会产生高导通电阻R_ds-on。对于一个典型的晶体管而言，R_ds-on与BV^2.5成正比。因此，对于传统的晶体管，随着击穿电压BV的增加，R_ds-on也急剧增大。

超级结是一种众所周知的半导体器件。超级结晶体管提出了一种可以在维持很高的断开状态击穿电压(BV)的同时，获得很低的导通电阻(R_ds-on)的方法。超级结器件含有形成在漂流区中的交替的P-型和N-型掺杂立柱。在MOSFET的断开状态时，在相对很低的电压下，立柱就完全耗尽，从而能够维持很高的击穿电压(立柱横向耗尽，因此整个p和n立柱耗尽)。对于超级结，导通电阻R_ds-on的增加与击穿电压BV成正比，比传统的半导体结构增加地更加缓慢。因此，对于相同的高击穿电压(BV)，超级结器件比传统的MOSFET器件具有更低的R_ds-on(或者，相反地，对于特定的R_ds-on，超级结器件比传统的MOSFET具有更高的BV)。

无箝位感应开关(UIS)是一种对环境敏感的元件，用于说明功率MOSFET在雪崩模式(当功率MOSFET的漏源电压超过大块击穿电压时)中，承受电流而不造成永久性损坏的能力。UIS通常用于测量MOSFET的耐用性。为了获得高UIS，关键点之一就是确保在有源区击穿之前，MOSFET的终止区不击穿。有源区覆盖的面积比终止区大得多，因此有源区所能承受的雪崩电流比终止区大得多。在传统的超级结器件中，可能存在由工艺变化或较低的终止或角区BV引起的不稳定的UIS。此外，当要在一个公共晶片中形成多个超级结器件时，由于整个晶片上的工艺变化，R_ds-on和BV可以互不相同。

正是在这一前提下，提出了本发明的各种实施例。

发明内容

本发明的目的是提出一种新的交错柱垂直超级结半导体器件及其制备方法，能有效解决上述现有技术中的困难和局限。

本发明的这些实施例涉及一种交错柱垂直超级结半导体器件，该器件含有一个带有一个或多个器件单元的有源区。有源单元(或主要)区域中的每个器件单元，都含有一个第一导电类型的第一半导体层(例如半导体衬底)。第一导电类型的第二半导体层(例如外延层)位于衬底上方。第一掺杂立柱形成在第二半导体层中，到达第一深度，第二掺杂立柱形成在第二半导体层中，到达第二深度。第一深度比第二深度深一个单位深度。第一和第二立柱用相同的第二导电类型的掺杂物掺杂，并沿着第二半导体层的厚度部分延伸。通过作为漂流区的一部分第二半导体层，第一和第二立柱相互分开。本发明的其他实施例涉及，使器件主要部分中第二导电类型的其中一个立柱的深度，小于器件终止部分中第二导电类型的立柱的深度。

本发明的一些其他实施例涉及一种交错柱超级结半导体器件的制备方法。依据该方法，在与具有第一导电类型的掺杂物掺杂在一起的第一半导体层的表面上使用第一掩膜。该第一掩膜所形成的图案，在对应第一立柱的位置处有开口，对应第二立柱的位置处没有开口。具有第二导电类型的掺杂物，可以通过开口植入，以形成第一植入区。第二半导体层可以生长在第一半导体层上方，并与第一导电类型的掺杂物掺杂在一起。在第二半导体层的表面上使用第二掩膜。该第二掩膜所形成的图案，在对应第一和第二立柱的位置处都有开口。在第二半导体层中植入第二导电类型的掺杂物，通过对应第一和第二立柱位置处的开口，形成第二植入区。重复该工艺，直到立柱达到所需的高度(或深度)。然后，扩散第二导电类型的掺杂物，形成被第一导电类型的漂流区隔开的第二导电类型的立柱。充分掺杂第二导电类型的立柱，使它们同附近的第一导电类型的漂流区，在水平方向上电荷平衡。然而，由于第二立柱延伸地不如第一立柱深，因此第二立柱下面的区域没有充分达到电荷平衡，这会改变BV和R_ds-on的特性。

参照以下附图并阅读本发明的较佳实施例的详细说明之后，本发明的这些以及其他特点和优势，对于本领域的技术人员而言，无疑将显而易见。

附图说明