[发明专利]包括用于接收擦除编程高电压的非专用端子的集成电路

权利要求书

1.一种集成存储器电路(IC2-IC4)，所述集成存储器电路(IC2-IC4)由电源电压(Vdd)提供电力并且包括通过大于所述电源电压(Vdd)的第二电压(HV，Vpp)而电可擦除和/或可编程的存储器(MEM2)，

其特征在于，所述集成存储器电路(IC2-IC4)包括用于通过所述电源电压(Vdd)的接收端子(P1)的媒介物或者通过数据或时钟信号(S1，S2)的接收或发射端子(P2，P3)的媒介物接收所述第二电压(HV，Vpp)的装置(WPP，TSCT，CMP，LSCT)。

2.根据权利要求1所述的集成存储器电路，其特征在于，所述集成存储器电路包括：

-用于通过所述电源电压(Vdd)的接收端子(P1)的媒介物接收所述第二电压(HV，Vpp)的装置，以及

-电压限制器调整器电路(LREG)，所述电压限制器调整器电路(LREG)具有被连接到所述电源电压的所述接收端子(P1)的输入并且在所述第二电压存在于所述接收端子(P1)上时供应所述电源电压(Vdd)。

3.根据权利要求1所述的集成存储器电路，其特征在于，所述集成存储器电路包括：

-用于通过数据信号(S1)的接收或发射端子(P2)的媒介物接收所述第二电压(HV，Vpp)的装置，以及

-去耦合电路(DCT)，所述去耦合电路(DCT)具有被连接到所述数据信号的所述接收或发射端子(P2)的输入和被连接到被指定用于接收所述第二电压(HV，Vpp)的所述集成电路的供电节点(N2)的输出，

所述去耦合电路被配置为防止所述数据信号(S1)的波动到达所述供电节点(N2)，并且被配置为一旦所述第二电压(HV，Vpp)存在于所述数据信号的所述接收或发射端子(P2)上就向所述供电节点(N2)传输所述第二电压(HV，Vpp)。

4.根据权利要求1所述的集成存储器电路，其特征在于，所述集成存储器电路包括：

-用于通过时钟信号(S2)的接收或发射端子(P3)的媒介物接收所述第二电压(HV，Vpp)的装置，以及

-整流器电路，所述整流器电路具有被连接到所述时钟信号的所述接收端子(P3)的输入以及被连接到所述集成电路的供电节点(N2)的输出，用于一旦所述第二电压(HV，Vpp)存在于所述时钟信号的所述接收端子上就向所述供电节点供应所述第二电压(HV，Vpp)。

5.根据权利要求1至4中的任意一项权利要求所述的集成存储器电路，其特征在于，所述集成存储器电路还包括用于通过数据或时钟信号(S1，S2)的接收端子(P2，P3)的媒介物接收所述电源电压(Vdd)的装置。

6.根据权利要求1至5中的任意一项权利要求所述的集成存储器电路，其特征在于，所述集成存储器电路被配置为向所述存储器(MEM2)施加所述第二电压(HV，Vpp)而既不控制所述第二电压的持续时间也不控制所述第二电压的形状。

7.根据权利要求1至6中的任意一项权利要求所述的集成存储器电路，其特征在于，所述集成存储器电路包括电平移动器电路(LSCT)，所述电平移动器电路(LSCT)包括接收所述电源电压(Vdd)的第一输入、接收所述第二电压(Vpp)的第二输入以及在所述第二电压(Vpp)存在于所述第二输入上时向所述存储器(MEM2)供应所述第二电压(Vpp)，否则供应所述电源电压(Vdd)的输出。

8.根据权利要求1至7中的任意一项权利要求所述的集成存储器电路，其特征在于，所述集成存储器电路包括：

-控制电路(CCT2)，所述控制电路(CCT2)被配置为执行存储器擦除和/或编程命令，以及

-所述第二电压(HV，Vpp)的存在的检测电路(CMP)，所述检测电路(CMP)向所述控制电路供应检测信号(DET)用于所述控制电路相对于所述第二电压的出现的同步。