[发明专利]集成电路组件及其制造方法

权利要求书

1.一种集成电路组件的制造方法，其特征在于，包含：

提供一半导体基材；

形成一栅极结构于该半导体基材上方；

形成一轻掺杂源极与漏极区于该半导体基材中，且该轻掺杂源极与漏极区位于该栅极结构的两侧；

形成多个偏移间隙壁于该栅极结构的多个侧壁上；

移除该栅极结构的任一侧的该半导体基材的多个部分，包含该轻掺杂源极与漏极区的多个部分，借以在该半导体基材中形成一第一凹陷；

磊晶成长一第一半导体材料，以填充该第一凹陷，借此形成多个磊晶特征；

形成该栅极结构的多个主间隙壁；

移除该栅极结构的任一侧的该半导体基材的多个部分，包含该些磊晶特征的多个部分，借以在该半导体基材中形成一第二凹陷，该第二凹陷在该半导体基材中定义出一源极与漏极区；以及

磊晶成长一第二半导体材料，以填充该第二凹陷，该第二半导体材料不同于该第一半导体材料。

2.根据权利要求1所述的集成电路组件的制造方法，其特征在于，形成该第一凹陷的步骤包含进行一干蚀刻工艺。

3.根据权利要求1所述的集成电路组件的制造方法，其特征在于，在该半导体基材中形成定义出该源极与漏极区的该第二凹陷的步骤包含为该源极与漏极区，蚀刻出该半导体基材的一{111}结晶面中的一第一刻面与一第二刻面、以及该半导体基材的一{100}结晶面中的一第三刻面。

4.根据权利要求3所述的集成电路组件的制造方法，其特征在于，蚀刻该第一刻面、该第二刻面与该第三刻面的步骤包含：

在该第一刻面与该第二刻面之间蚀刻出介于45.0度至80.0度的一角度；以及

在该第二刻面与该第三刻面之间蚀刻出介于50.0度至70.0度的一角度。

5.一种集成电路组件的制造方法，其特征在于，包含：

提供一半导体基材，该半导体基材具有一第一区与一第二区；

分别形成一第一栅极结构与一第二栅极结构于该第一区与该第二区中的该半导体基材上方；

分别形成一第一轻掺杂源极与漏极区和一第二轻掺杂源极与漏极区于该第一区与该第二区中；

形成多个偏移间隙壁于该第一栅极结构与该第二栅极结构的多个侧壁上；

形成一第一凹陷于该第二栅极结构的任一侧的该半导体基材中；

磊晶成长一第一半导体材料，以填充该第一凹陷且位于该第一轻掺杂源极与漏极区上方；

形成该第一栅极结构与该第二栅极结构的多个主间隙壁；

形成一第二凹陷于该第二栅极结构的任一侧的该半导体基材中；以及

磊晶成长一第二半导体材料，以填充该第二凹陷，该第二半导体材料不同于该第一半导体材料。

6.根据权利要求5所述的集成电路组件的制造方法，其特征在于，形成该第二凹陷的步骤包含进行一湿蚀刻工艺或一组合湿蚀刻与干蚀刻工艺，其中进行该湿蚀刻工艺的步骤包含移除部分的该半导体基材与该第一半导体材料，以定义出一源极区与漏极区，该源极区与漏极区具有在该半导体基材的一{111}结晶面中的一第一刻面与一第二刻面、以及在该半导体基材的一{100}结晶面中的一第三刻面。

7.一种集成电路组件，其特征在于，包含：

一半导体基材；

一栅极堆叠，位于该半导体基材上方；

多个间隙壁，位于该栅极堆叠的多个侧壁上；

一轻掺杂源极与漏极区，位于该半导体基材中，且该轻掺杂源极与漏极区位于该栅极结构的两侧；

一磊晶成长源极与漏极区，位于该半导体基材中，该磊晶成长源极与漏极区位于该栅极结构的两侧；以及

其中该磊晶成长源极与漏极区中的磊晶源极区与磊晶漏极区均由朝一第一方向的该半导体基材的一第一刻面与一第二刻面、以及朝一第二方向的该半导体基材的一第三刻面所定义出。

8.根据权利要求7所述的集成电路组件，其特征在于，该半导体基材的一上表面从该栅极堆叠的该些侧壁的一者延伸一距离至该磊晶成长源极与漏极区，该距离为1nm至3nm。

9.根据权利要求7所述的集成电路组件，其特征在于，包含介于该半导体基材的一上表面与该第一刻面和该第二刻面的一交点之间的一距离，该距离为5nm至10nm。

10.根据权利要求7所述的集成电路组件，其特征在于，该第一刻面与该第二刻面是位于该半导体基材的一{111}结晶面中，且该第三刻面是位于该半导体基材的一{100}结晶面中。